[發明專利]一種絕緣體上硅器件及其制備方法

有效

• 申請號: 200910305117.X
• 申請日: 2009-08-03
• 公開（公告）號: CN101621064A
• 公開（公告）日: 2010-01-06
• 發明（設計）人: 畢津順;海潮和;韓鄭生;羅家俊
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L29/78;H01L29/06;H01L21/84
• 代理公司: 北京市德權律師事務所
• 代理人: 王建國

技術領域

本發明涉及一種絕緣體上硅器件及其制備方法，尤其涉及一種采用p型絕緣體上硅晶圓制備的絕緣體上硅器件及其制備方法，屬于半導體器件技術領域。

背景技術

絕緣體上硅(Silicon-On-Insulator，SOI)技術是在頂層硅和背襯底之間引入了一層埋氧層。通過在絕緣體上形成半導體薄膜，SOI材料具有了體硅所無法比擬的優點：可以實現集成電路中元器件的介質隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小及特別適用于低壓低功耗電路等優勢，因此可以說SOI將有可能成為深亞微米的低壓、低功耗集成電路的主流技術。

SOI技術帶來器件和電路性能提高的同時也不可避免地帶來了不利的影響，其中最大的問題在于部分耗盡SOI器件的浮體效應。當器件頂層硅膜的厚度大于最大耗盡層的寬度時，由于結構中埋氧層的隔離作用，器件開啟后一部分沒有被耗盡的硅膜將處于電學浮空的狀態，這種浮體結構會給器件特性帶來顯著的影響，稱之為浮體效應。浮體效應會產生kink效應、漏擊穿電壓降低、反常亞閾值斜率等浮體現象。

由于浮體效應對器件性能帶來了不利的影響，因此對于如何抑制浮體效應的研究，一直是SOI器件研究的熱點。針對浮體效應的解決措施分為兩類，一類是采用體引出方式使積累的空穴得到釋放，一類是從工藝的角度出發采取源漏工程或襯底工程減輕浮體效應。所謂體引出，就是使埋氧層上方、硅膜底部處于電學浮空狀態的中性區域和外部相接觸，導致空穴不可能在該區域積累，這種結構可以成功地克服MOSFET中的浮體效應。

人們采取了很多措施來抑制浮體效應，有T型柵、H型柵和BTS結構。但T型柵和H型柵技術由于p型硅區體電阻的存在而不能有效抑制浮體效應，而且溝道越寬體電阻越大，浮體效應越顯著。BTS結構直接在源區形成p+區，其缺點是源漏不對稱，使得源漏無法互換，有效溝道寬度減小，而且源端的接觸引進了較大的寄生電容，使得器件性能變差。

發明內容

本發明針對現有技術T型柵和H型柵技術不能有效抑制浮體效應，而且溝道越寬體電阻越大，浮體效應越顯著，以及BTS結構的源漏不對稱，使得源漏無法互換，有效溝道寬度減小，而且源端的接觸引進了較大的寄生電容，使得器件性能變差不足，提供一種絕緣體上硅器件及其制備方法。

本發明解決上述技術問題的技術方案如下：一種絕緣體上硅器件，包括p型底部硅襯底、埋氧層以及形成于頂層硅膜內的N型場效應晶體管和P型場效應晶體管，所述N型場效應晶體管位于體區中，其包括漏極、源極、柵極和體引出部分，所述體引出部分為+3價離子摻雜的多晶硅；所述P型場效應晶體管位于體區中，其包括漏極、源極、柵極和體引出部分，所述體引出部分為+5價離子摻雜的多晶硅；所述包含N型場效應晶體管的體區和包含P型場效應晶體管體區之間是電學隔離的。

所述p型底部硅襯底上具有深N型阱，所述深N型阱注入有+5價離子，所述包含N型場效應晶體管的體區通過所述體引出部分與所述p型底部硅襯底電連接，所述包含P型場效應晶體管的體區通過所述體引出部分與所述深N型阱電連接。

進一步，所述體區和體區之間是通過臺面隔離技術、淺槽隔離技術或者局部硅氧化隔離技術進行電學隔離的。

本發明為解決上述技術問題，還提供一種技術方案如下：一種絕緣體上硅器件的制備方法包括以下步驟：

步驟一：在絕緣體上硅的頂層硅膜表面旋涂光刻膠，并采用阱版對其進行曝光顯影后，再進行離子的注入；

步驟二：對經過離子注入后的器件進行電學隔離；

步驟三：在電學隔離后的器件表面旋涂光刻膠，并采用體引出版對其進行曝光顯影后，再進行干法刻蝕；

步驟四：在經過干法刻蝕后的器件表面沉積形成多晶硅層，并對所述多晶硅層進行平坦化處理；

步驟五：在平坦化處理后的器件表面旋涂光刻膠，并采用N型場效應晶體管體引出版對其進行曝光顯影后，再進行+3價離子的注入；

步驟六：在經過+3價離子注入后的器件表面旋涂光刻膠，并采用P型場效應晶體管體引出版對其進行曝光顯影后，再進行+5價離子的注入；

步驟七：在經過+5價離子注入后的器件表面旋涂光刻膠，并采用有源區版對其進行曝光顯影后，再進行干法刻蝕。

所述步驟一中的阱版為深N型阱版。

進一步，所述步驟二中電學隔離的技術為臺面隔離技術、淺槽隔離技術或者局部硅氧化隔離技術。

進一步，所述步驟四中多晶硅層的厚度＝埋氧層的厚度+0.5×頂層硅膜的厚度。