[發明專利]一種構建時分復用交換網絡的方法及裝置

無效

• 申請號: 200910252553.5
• 申請日: 2009-12-25
• 公開（公告）號: CN101778318A
• 公開（公告）日: 2010-07-14
• 發明（設計）人: 胡貴生
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: H04Q11/04
• 分類號: H04Q11/04;H03K19/177
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

技術領域

本發明涉及通信領域，特別涉及種構建時分復用交換網絡的方法及裝置。

背景技術

在通信領域中，時分復用(Time?Division?Multiplexing，TDM)交換網絡的構建方法，尤其是高密度大容量TDM交換網絡的構建方法是十分復雜的。而在現有TDM交換芯片基礎上采用矩陣方式構建更大容量TDM交換網絡，是TDM交換網絡設計中常采用的方法。

隨著單芯片容量的增加，芯片的引腳數量成倍增加，當采用矩陣方式構建更大容量TDM交換網絡時，交換網絡各芯片間的互連線會急劇增加。大量的連線會給印刷電路板(PCB)的設計帶來很大的困難，因為為了能夠布通線路，必須增加芯片間的間距，而這一操作又與系統的高密度要求相矛盾；另一方面，大量的連線還會增加系統中可能出現問題的故障點，從而大大降低系統運行的可靠性。

參閱圖1所示，65,536x65,536(即64K時隙)無阻塞交換網絡框圖中，串行數據速率為32,768Mbps(32M_HW，下同)，TDM交換網絡共有128條串行數據輸入引腳32M_HW_IN<127..0>和128條串行數據輸出引腳32M_HW_OUT<127..0>。

參閱圖2所示，以采用IDT72V73273芯片實現2×2矩陣方式，從而構建如圖1所示的無阻塞交換網絡為例。IDT72V73273芯片，單芯片可提供32,768x32,768(即32K時隙)無阻塞交換，每個芯片具有64條串行數據輸入引腳RX<63..0>和64條串行數據輸出引腳TX<63..0>。兩個IDT72V73273芯片的輸出串行數據引腳以高阻方式復接在一起，參閱圖3所示，以0#芯片和2#芯片為例，0#芯片和2#芯片各自的TX<63..0>輸出引腳以以高阻方式復接在一起。

交換網絡工作時，從串行數據輸出引腳看進去，與這條輸出引腳相連的兩個芯片為相互“關聯”的芯片。例如，圖2中對于32M_HW_OUT<63..0>輸出引腳來說，0#芯片和2#芯片為關聯芯片；對于32M_HW_OUT<127..64>輸出引腳來說，1#芯片和3#芯片為關聯芯片。

從上述內容可以看出，除了圖1中所示的128條串行數據輸入引腳32M_HW_IN<127..0>和128條串行數據輸出引腳32M_HW_OUT<127..0>之外，在以2×2矩陣方式構建的65,536x65,536(即4K時隙)無阻塞交換網絡中，需要另外64x4共256條連線才能實現設定的功能。

現有技術下，基于現場可編程門陣列(Field-Programmable?Gate?Array，FPGA)芯片實現無阻塞時隙交換，單芯片可提供65,536x65,536(即64K時隙)無阻塞交換，以2×2矩陣方式構建131,072x131,072(即128K時隙)無阻塞交換網絡時，交換容量的增加會導致所需連線數量大量增加，即需要另外128x4共512條連線才能實現設定的功能，這可能會對系統運行的可靠性造成致命性的降低。

發明內容

本發明實施例提供一種構建時分復用交換網絡的方法及裝置，用以降低針對時分復用交換網絡設計的PCB線路的復雜度。

本發明實施例采用的具體技術方案如下：

一種構建時分復用交換網絡的方法，采用若干現場可編程門陣列FPGA芯片組建時分復用TDM交換網絡，所述FPGA芯片包括若干串化器/解串器SerDes接口，各FPGA芯片通過SerDes接口建立的SerDes鏈路實現彼此間的互聯。

一種時分復用交換網絡，包括：

若干現場可編程門陣列FPGA芯片，用于組建時分復用TDM交換網絡，所述FPGA芯片包括若干串化器/解串器SerDes接口，各FPGA芯片通過SerDes接口之間建立的SerDes鏈路實現彼此間的互聯。

一種用于上述時分復用交換網絡中兩個互通FPGA芯片之間的接續方法，包括：

設置所述兩個FPGA芯片的指定時隙為處理器模式，并輸出接續碼；

建立所述兩個FPGA芯片中主交換芯片的接續。

一種用于上述時分復用交換網絡中兩個互通FPGA芯片之間的拆續方法，包括：

設置所述兩個FPGA芯片的指定時隙為處理器模式，并輸出拆續碼；

拆除所述兩個FPGA芯片中主交換芯片的接續。