[發明專利]硅片上外延化合物半導體材料的過渡層單晶制備方法

有效

• 申請號: 200910238450.3
• 申請日: 2009-11-20
• 公開（公告）號: CN101728249A
• 公開（公告）日: 2010-06-09
• 發明（設計）人: 周衛;嚴利人
• 申請（專利權）人: 清華大學
• 主分類號: H01L21/20
• 分類號: H01L21/20;H01L21/324;C30B15/00;C23F1/24;C25D11/32;C30B33/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于半導體薄膜材料制備技術，特別涉及在硅片上外延化合物半導體材料單晶過渡層的制備方法。

背景技術

為了進一步提高器件的載流子遷移率，采用化合物半導體材料制作器件和集成電路成為一種選擇。但與硅材料相比，化合物半導體材料(如III-V族材料)又存在著資源少、價格高、工藝難度大、機械強度低、熱導率低等諸多問題。因此，用化合物半導體材料制作的器件和集成電路目前只能應用于軍事、航空航天、微波通信等高端領域。

在硅襯底上外延化合物半導體單晶薄膜被認為是有前途的技術路線，因為：1)硅工藝成熟；2)硅片的直徑大，便于大規模生產，降低成本；3)可以實現化合物器件與硅器件集成。

但硅與化合物半導體材料間存在晶格失配，直接在硅上生長化合物半導體材料會導致大量位錯線和缺陷的產生，影響到器件的性質。一種解決方案是通過弛豫的不同Ge組分單晶Si_1-xGe_x(0＜x≤1)薄膜過渡層來實現化合物半導體材料的生長。

目前主要采用的方法有兩種：1)組分梯度增加生長技術；2)深寬比限制異質外延技術。

組分梯度增加生長技術是利用低失配界面阻止了位錯的成核，位錯線的滑移使得應力不斷地被緩慢釋放，反平行的Burers矢量將位錯湮滅。該方法的問題是：1)過渡層太厚，鍺組分從0到1需要10μm的厚度；2)表面粗糙度太大，總帶有十字交叉線；3)外延生長時間過長不利于生產。

高寬比限制異質外延技術是利用在硅上制作較高的深寬比氧化硅槽壁限制位錯繼續向上生長。該方法的問題是：過渡層也需要幾微米厚。

為了制備弛豫的Si_1-xGe_x(0＜x≤1)單晶過渡層，本發明提出先在硅片上外延一層壓縮應變的Si_1-xGe_x(0＜x≤1)單晶，再將其制備成納米級多孔結構的薄膜，通過氫氣退火處理，使應力得到釋放，位錯等缺陷被限制在多孔層中，多孔結構的表面微孔閉合，在多孔層的上表面形成完全弛豫的Si_1-xGe_x(0＜x≤1)準單晶層，再經過外延便可以得到弛豫的Si_1-xGe_x(0＜x≤1)單晶過渡層。

發明內容

本發明的目的是提供一種用于硅片上外延化合物半導體材料單晶過渡層的方法。

其特征在于，所述半導體材料的單晶過渡層是在p型硅襯底1上外延一層具有壓縮應變的Si_1-xGe_x(0＜x≤1)單晶層2，通過濕法化學腐蝕或電化學腐蝕將該Si_1-xGe_x單晶層2制備成多孔結構的薄膜3，通過氫氣退火，使多孔薄膜3中的應力得到了釋放，轉變為完全弛豫的多孔薄膜4，完全弛豫的多孔薄膜4的上表面微孔在退火的作用下閉合，形成了一層完全弛豫的Si_1-xGe_x準單晶層5，再經過Si_1-xGe_x(0＜x≤1)外延，便得到Si_1-xGe_x(0＜x≤1)單晶過渡層6。

所述p型硅襯底1是直拉法制作的具有(100)、(110)或(111)晶向的硅片。

所述具有壓縮應變的Si_1-xGe_x單晶層2是采用外延工藝生長的一層p型單晶，單晶的Ge組分范圍為20％～100％。

所述的濕法化學腐蝕或電化學腐蝕是指濕法的染色腐蝕和陽極氧化腐蝕，濕法化學腐蝕的腐蝕液中含有氫氟酸(HF)和硝酸(HNO₃)，電化學腐蝕的電解液中含有氫氟酸(HF)和無水乙醇(C₂H₅OH)。腐蝕出的多孔結構薄膜3的孔隙率在10％～20％，多孔結構貫穿到硅的上表面，孔徑幾到幾十納米。

所述氫氣退火工藝的溫度須低于被處理的Si_1-xGe_x(0＜x≤1)合金的熔點，并足以使應變的多孔結構Si_1-xGe_x薄膜3發生完全弛豫，形成完全弛豫的多孔結構Si_1-xGe_x薄膜4。退火工藝還將使完全弛豫的多孔結構Si_1-xGe_x薄膜4的上表面的微孔閉合，形成準單晶結構5。