[發明專利]一種數據處理方法以及處理器

在審

• 申請號: 200910225123.4
• 申請日: 2009-11-24
• 公開（公告）號: CN101727314A
• 公開（公告）日: 2010-06-09
• 發明（設計）人: 顧堃;曹學成;王建文;張君秋
• 申請（專利權）人: 成都市華為賽門鐵克科技有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及通信領域，尤其涉及一種數據處理方法、處理器以及一種數 據處理系統。

背景技術

在數據處理時，處理器(包括各種CPU、NP等)有時并不適合完成所有 的功能。對于一些不適合處理器實現的功能，處理器需要外接協處理器來協 助實現。處理器與協處理器使用接口連接在一起，處理器把需要協處理器處 理的數據通過該接口交給協處理器，協處理器在完成處理后，再通過該接口 把處理結果送回給處理器。處理器把需要協處理器處理的數據通過該接口交 給協處理器的操作，可以簡稱為“發送請求”操作；而協處理器把處理結果 送回給處理器的操作，可以簡稱為“返回結果”操作。

在現有技術中通常使用四倍數據倍率接口(Quad?Date?Rate，QDR)、LA 協處理接口(LA-1)、網絡查找引擎接口(Network?Search?Engine，NSE)等 接口連接協處理器。QDR、LA-1、NSE等接口的共同點是對于發送請求到返 回結果的一次訪問操作有最大時間要求，也就是規定了從處理器在發出訪問 請求，到協處理器返回結果之間的最長時間。當處理器使用這種接口連接協 處理器時，就要求協處理器的處理延時小于接口的對于一次訪問操作的最大 時間，而協處理器的處理延時是由其所實現的功能的復雜度決定的，這樣就 限制了協處理器的處理復雜度。

發明內容

本發明實施例提供了一種數據處理方法、處理器以及數據處理系統，使 得處理器和協處理器使用有最大返回時間要求的接口連接時，協處理器也能 有足夠的時間進行復雜的協處理。

本發明實施例提供的數據處理方法，包括：第一處理器接收待處理數據； 向第二處理器發送數據處理請求，所述數據處理請求包括所述待處理數據； 接收第二處理器發送的所述數據處理請求的響應消息；在經過設定的時間段 后，向所述第二處理器發送結果請求消息，所述設定的時間段為根據所述第 二處理器的處理延時確定的時間段；當所述第二處理器完成對所述待處理數 據的處理時，接收所述第二處理器發送的對所述待處理數據的操作結果；當 所述第二處理器沒有完成對所述待處理數據的處理時，接收所述第二處理器 返回的表示沒有完成處理的消息，并返回所述在經過設定的時間段后向所述 第二處理器發送結果請求消息的步驟。

本發明實施例提供的數據處理方法，包括：第二處理器接收第一處理器 發送的數據處理請求，所述數據處理請求包括待處理數據；向所述第一處理 器發送所述數據處理請求的響應消息；在設定的時間段內，對所述待處理數 據進行相應的操作，所述設定的時間段為根據所述第二處理器的處理延時確 定的時間段；接收所述第一處理器發送的結果請求消息；當所述第二處理器 完成對所述待處理數據的處理時，將對所述待處理數據的操作結果發送給所 述第一處理器；當所述第二處理器沒有完成對所述待處理數據的處理時，向 第一處理器返回表示沒有完成處理的消息，繼續對所述待處理數據進行處理， 并返回接收所述第一處理器發送的結果請求消息的步驟。

本發明實施例提供的處理器，包括：第一接收模塊，用于接收待處理數 據；第一發送模塊，用于向第二處理器發送數據處理請求，所述數據處理請 求包括所述待處理數據；第二接收模塊，用于接收第二處理器發送的所述數 據處理請求的響應消息；第二發送模塊，用于在經過設定的時間段后，向所 述第二處理器發送結果請求消息，所述設定的時間段為根據所述第二處理器 的處理延時確定的時間段；第三接收模塊，用于當所述第二處理器完成對所 述待處理數據的處理時，接收所述第二處理器發送的對所述待處理數據的操 作結果；當所述第二處理器沒有完成對所述待處理數據的處理時，接收所述 第二處理器返回的表示沒有完成處理的消息，并觸發所述第二發送模塊。