[發明專利]一種多路臨時限速標應答裝置及方法

有效

• 申請號: 200910193526.5
• 申請日: 2009-10-30
• 公開（公告）號: CN101746396B
• 公開（公告）日: 2010-06-23
• 發明（設計）人: 謝勝利;吳俊強;劉震宇
• 申請（專利權）人: 華南理工大學
• 主分類號: B61L23/00
• 分類號: B61L23/00
• 代理公司: 廣州市華學知識產權代理有限公司 44245
• 代理人: 李衛東;黃磊

技術領域

本發明涉及鐵路列車限速控制領域，特別提供一種多路臨時限速標應答裝置及方法。

背景技術

在列車行駛過程中，為了列車的運行安全，在施工地段需要臨時限速的情況經常發生。鐵路沿線發生突發事件或者維修施工需要臨時限速時，車載LKJ裝置行車信息經常無法及時更新，同時司機人為瞭望識別沿線標牌信息容易出現漏識別、誤識別等問題，這些問題都會危及行車安全。而由于限速標可安裝于鐵路的任何區段，能隨時安裝拆卸，因此機車可通過限速標接收信息進行限速，減少人為因素影響，因此在當前，這種方法有著較好的應用前景。

但是目前采用限速標進行限速的通用方法還存在以下不足：1.存在多個限速標需要同時處理時，由于系統中要處理的信號量比較多，普通的單個應答裝置難以同時讀取限速標數據，造成限速標漏讀，導致限速信息混亂；2.多系統聯機處理多路限速標模式需要大量的外部電路和較高的系統成本，增加了系統的復雜性。

發明內容

為了解決上述問題，本發明提供一種多路臨時限速標應答裝置及方法，實現降低系統成本和復雜性的同時保證限速信息讀取的準確性和可靠性，保障行車安全。

本發明的目的通過以下技術方案實現，一種多路臨時限速標應答裝置，包括有以下幾個技術模塊：射頻控制模塊、基帶處理模塊和主控制模塊；射頻控制模塊包括多個天線和多個射頻單元，每個天線分別與其相對應的射頻單元相連，此模塊用于接收限速標信號和發射射頻載波信號；基帶處理模塊中的AD/DA轉換器和FPGA多路處理單元通過數據總線相連，是以數字信號為核心的發送接收模塊，其中的AD轉換器包括慢速AD和快速AD；主控制模塊中的數據接收單元、報警單元、控制單元以及存儲單元分別和主控單元相連，用于調度控制整個系統工作。

所述的射頻單元中的數字鎖相環通過串行總線與FPGA多路處理單元相連，由FPGA多路處理單元控制數字鎖相環提供的射頻載波。

所述的數據接收單元用于接收TAX2箱信息和列車速度信息。

所述的報警單元可通過圖像顯示和語音提示方式報警，具有清晰直觀的特點；

所述的控制單元可分為輸入控制和輸出控制，輸入控制用于接收列車操縱端信號，輸出控制用于控制列車速度，輸出控制包括緊急制動和常用制動；

基于上述裝置，本發明還提供了一種多路臨時限速標應答方法，包括以下步驟：一、后端管理系統發出命令時，主控制模塊的主控單元通過與基帶處理模塊之間的數據總線向FPGA多路處理單元發送命令信號；二、FPGA多路處理單元對命令信號進行編碼，編碼后的信號進入DA轉換器轉換為模擬信號；三、模擬信號經過射頻單元轉換為射頻信號，由天線發射給限速標；四、當天線接收到限速標應答的射頻信號時，射頻信號經由射頻單元轉換為中頻信號，然后中頻信號傳送給慢速AD和快速AD；五、慢速AD轉換后的數字信號進入FPGA多路處理單元，FPGA多路處理單元對數字信號做定時幅度檢查處理，如果慢速AD的采樣值超過或低于門限值，則FPGA多路處理單元對存儲區中的快速AD采樣值不予處理，如果慢速AD采樣值在門限值范圍內，則進行自動功率控制調整，然后FPGA多路處理單元調用存儲區中的快速AD采樣值進行解調、解碼以及CRC校驗處理，校驗正確的限速標數據通過接口傳送給主控單元；六、數據接收單元將接收的TAX2箱信息和列車速度信息發送給主控單元，主控單元根據這些信息對限速標數據進行分析和處理；七、主控單元控制報警單元報警，并由控制單元控制列車速度，限速事件記錄轉存到存儲單元。

所述的天線發送或接收信號時采用頻分復用的方法，限速標選擇不同頻段進行通信，以達到提高通信速度和避免搶占信道的目的。

所述的FPGA多路處理單元存儲快速AD采樣值時利用自帶的存儲單元分別為每路快速AD采樣信號建立兩個緩存區，實現乒乓機制存儲，避免了高速讀寫的沖突。

所述的在門限值范圍內的慢速AD采樣值和快速AD采樣值為限速標數據，在門限值外的慢速AD采樣值和快速AD采樣值為強干擾或噪聲。

所述的FPGA多路處理單元對限速標數據所做的解調為包絡解調。

所述的FPGA多路處理單元對多路信號進行解調、解碼以及CRC校驗時可采用時分復用技術，以節省硬件資源。