[發明專利]半導體元件的制造方法

有效

• 申請號: 200910175116.8
• 申請日: 2009-09-16
• 公開（公告）號: CN101714526A
• 公開（公告）日: 2010-05-26
• 發明（設計）人: 鐘昇鎮;鄭光茗;莊學理
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/28
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;陳晨

1.一種半導體元件的制造方法，包括：

提供一半導體基底；

于該半導體基底上形成一高介電常數層；

于該高介電常數層上形成一半導體層；

移除該半導體層的一部分，使該半導體層在一第一區中具有一第一厚度，且該半導體層在一第二區中具有一第二厚度，該第二厚度低于該第一厚度；

于該半導體層上形成一硬掩模層；

將該硬掩模層、該半導體層、及該高介電常數層圖案化以于該第一區中形成一第一柵極結構，及于該第二區中形成一第二柵極結構；

于該第一及第二柵極結構上形成一層間介電層；

在該層間介電層上進行一第一化學機械研磨，該第一化學機械研磨停止在該第一柵極結構的該半導體層；

自該第一柵極結構移除該半導體層而形成一第一溝槽，其中該第二柵極結構的該硬掩模層保護該第二柵極結構的該半導體層；

形成一第一金屬層以填充該第一溝槽；

自該第二柵極結構移除該硬掩模層及該半導體層而形成一第二溝槽；以及

形成一第二金屬層以填充該第二溝槽。

2.如權利要求1所述的半導體元件的制造方法，其中該第一金屬層的形成包括：

于該半導體基底上沉積一第一金屬材料，該第一金屬材料填充該第一溝槽；以及

進行一第二化學機械研磨以移除該第一溝槽外的該第一金屬材料。

3.如權利要求2所述的半導體元件的制造方法，其中該第二金屬材料的形成包括：

于該半導體基底上沉積一第二金屬材料，該第二金屬材料填充該第二溝槽；以及

進行一第三化學機械研磨以移除該第二溝槽外的該第二金屬材料。

4.如權利要求1所述的半導體元件的制造方法，其中該第一金屬層包括一金屬，具有一第一功函數。

5.如權利要求4所述的半導體元件的制造方法，其中該第二金屬層包括一金屬，具有一第二功函數，該第二功函數不同于該第一功函數。

6.如權利要求5所述的半導體元件的制造方法，其中具有該第一功函數的該金屬為一N型金屬，且該第一柵極結構為一nMOS元件的一部分；以及

其中具有該第二功函數的該金屬為一P型金屬，且該第二柵極結構為一pMOS元件的一部分。

7.如權利要求1所述的半導體元件的制造方法，還包括：

在形成該高介電常數層之前，于該半導體基底上形成一界面層；以及

在形成該半導體層之前，于該高介電常數層上形成一緩沖層；

其中該高介電常數層形成于該界面層上；

其中該半導體層形成于該緩沖層上。

8.如權利要求1所述的半導體元件的制造方法，還包括：

形成一圖案化光致抗蝕劑層以保護該第一區中的該半導體層；以及

將該第二區中的未被保護的該半導體層自該第一厚度蝕刻至該第二厚度。

9.一種半導體元件的制造方法，包括：

提供一半導體基底；

于該半導體基底上形成一高介電常數層；

于該高介電常數層上形成一緩沖層；

于該緩沖層上形成一硅層；

部分蝕刻該硅層，使該硅層在一第一區中具有一第一厚度，且該硅層在一第二區中具有一第二厚度，該第二厚度低于該第一厚度；

于部分被蝕刻的該硅層上形成一硬掩模層；

于該第一區中形成一第一柵極結構，及于該第二區中形成一第二柵極結構，該第一柵極結構包括具有該第一厚度的該硅層，該第二柵極結構包括具有該第二厚度的該硅層；

于該第一及第二柵極結構上形成一層間介電層；

在該層間介電層上進行一化學機械研磨，該化學機械研磨停止在該第一柵極結構的該硅層，且該化學機械研磨移除該第二柵極結構的該硬掩模層的一部分；

自該第一柵極結構移除該硅層而形成一第一溝槽；

形成一第一金屬層以填充該第一溝槽；

自該第二柵極結構移除該硬掩模層及該硅層而形成一第二溝槽；以及

形成一第二金屬層以填充該第二溝槽。

10.如權利要求9所述的半導體元件的制造方法，其中該第一金屬層由一具有一第一功函數的一金屬形成，而該第二金屬層由一具有一第二功函數的一金屬形成，其中該第一功函數不同于該第二公函數。