[發明專利]抑制背景鍍覆

有效

• 申請號: 200910173391.6
• 申請日: 2009-07-27
• 公開（公告）號: CN101667606A
• 公開（公告）日: 2010-03-10
• 發明（設計）人: R·K·巴爾;H·董;T·C·舒特
• 申請（專利權）人: 羅門哈斯電子材料有限公司
• 主分類號: H01L31/18
• 分類號: H01L31/18
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 樊云飛

技術領域

本發明涉及一種抑制背景鍍覆的方法。更具體地，本發明涉及一種用具有高透光率的相變阻擋物(phase?change?resist)抑制背景鍍覆的方法。?

發明背景?

在工件不期望被鍍覆的區域的鍍覆有時被稱為背景鍍覆。該背景鍍覆對需要進行選擇性鍍覆的工件的功能性或美觀性通常是有害的，比如，在有鍍覆的高精度電氣元件的制造中。這種背景鍍覆會導致工件中的電短路和使用該工件的電氣設備的失效。另外，背景鍍覆還導致鍍覆材料的浪費。這種浪費增加了生產和最終產品的成本。如果被鍍覆的具體材料，正好是金、銀、鉑或鈀等貴重金屬，增加的成本可能非常可觀。即使在這些情況下，其中背景鍍覆的區域的金屬回收是令人滿意的和可行的，然而金屬回收增加了制造最終產品的整個工藝的復雜性和成本。?

許多傳統的選擇性鍍覆方法需要多個步驟。當使用固體掩模，例如，來覆蓋工件不需要鍍覆的區域時，該掩模施加到工件上，該工件然后被選擇性鍍覆，剝離掩模。然而，伴隨著制備，施加和從工件剝離掩模的是費用和復雜性。另外，固體掩模未必總是很容易或能夠施加和從工件表面移除。工件中確實存在著難以到達或難以接近的需要被屏蔽的區域。此類工件的例子是是光伏器件，其中在覆蓋導體或半導體材料的介電層中的瑕疵、裂縫或針孔是背景鍍覆發生的位置。此類的缺陷很小因而掩模不能施加到這些位置。另外，這些缺陷由于其微觀級尺寸而常常是肉眼不可見，工人通常直至金屬被鍍覆后才能發現這些缺陷。得到的產品因而不適用于商業使用。?

光伏器件，比如太陽能電池，通常包括半導體晶片，其形成一個單獨的大的PN結。電磁輻射比如太陽光入射到該PN結上在器件中產生載流子，形成電流，其被收集和傳送到外部電路。所形成的電流大致與入射輻射成比例。與PN結兩邊歐姆連接的金屬圖案收集電流。這種金屬圖案需要提供低電阻路徑從而?最小化所產生的電流的電阻損失。該金屬圖案必須限制其物理尺度，特別是在器件的正面表面，從而最小化阻擋入射輻射能的表面區域，即，最小化以產生電流為目的的能量的損失。通常地，該正面金屬圖案包括高導電性材料的窄帶。在導電材料窄帶之間是覆蓋摻雜的半導體材料、比如摻雜的硅的介電材料薄層。該介電層可能具有200nm到500nm的厚度。該介電層可作為太陽能電池的減反射層。此類介電材料的例子是二氧化硅和氮化硅。?

在光伏器件的制備過程中，在為該設備形成金屬圖案之前，介電層形成在摻雜的半導體材料上。介電層的形成可以通過化學氣相沉積或物理氣相沉積來實施。一旦介電層被沉積，通過傳統成像方法形成圖案，使用傳統方法將金屬沉積在圖案中使其導電。在金屬化該圖案時，由于介電層上的缺陷，不需要的背景鍍覆可能會出現，導致產品不適用于商業使用。如上所述的這種缺陷通常直到金屬化后才能被發現。?

缺陷，比如裂縫、瑕疵或針孔，暴露出了半導體的摻雜發射層，并成為背景鍍覆的場所，因而有害于所預期的選擇性鍍覆。據信，此類的缺陷是，在制備過程和裝卸該半導體時的一個或多個步驟中由于介電層的脆性和薄度而產生。因為缺陷微小，許多是顯微尺寸，施加傳統的固體掩模去解決這些背景鍍覆問題是不可行的。許多固體掩模不能與介電層形成界面接觸，從而背景鍍覆可能在形成于掩模和介電層之間的空隙處發生。另外，此類的掩模無法允許足夠的光線通過和到達摻雜半導體，從而在光誘導和光輔助工藝中不能提供足夠的電流用于金屬鍍覆。固體掩模一般是由不允許光通過的不透光材料制成。?

U.S.4,217,183公開了一種無掩模方法，其在集成電路和電路板中的晶片的金屬化中，使導電表面比如陰極的背景鍍覆最小化。該陰極可以是金屬，光電導體或由絕緣體和導體構成的復合結構。該專利公開了在鎳或銅電解質中放置陰極和陽極，聚焦能量束如氬激光，通過電解質到達陰極的需要被鍍覆的選擇區域，在陽極和陰極之間建立電勢。雖然該專利公開了一種最小化背景鍍覆的無掩模方法，這種方法仍然可能不適用于解決由半導體介電層的缺陷引起的背景鍍覆。一般地，這些缺陷不能夠被肉眼發現。因而，選擇性運用能量束試圖避免缺陷是不可行的。另外，即使有引導能量束的圖案形成在工件上并隔絕介電材料，在圖案的邊界處光束中的足夠的能量可能與介電層中的微觀缺陷重疊，導致有害的背景鍍覆。因而，工業上仍舊存在著對在半導體上抑制背景鍍覆的?方法的需要。?

發明內容