[發(fā)明專利]半導(dǎo)體裝置及其制造方法

無效

• 申請?zhí)枺?/td>: 200910169152.3
• 申請日: 2003-09-05
• 公開（公告）號: CN101661940A
• 公開（公告）日: 2010-03-03
• 發(fā)明（設(shè)計(jì)）人: 高松知廣;三浦壽良;中村光宏;立花宏俊;小室玄一
• 申請（專利權(quán)）人: 富士通微電子株式會社
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L23/52;H01L23/522;H01L21/8247;H01L21/768
• 代理公司: 隆天國際知識產(chǎn)權(quán)代理有限公司
• 代理人: 郭曉東;馬少東

本申請是申請?zhí)枮?00810090099.3、申請日為2003年9月5日、發(fā)明名稱為“半導(dǎo)體裝置及其制造方法”的專利申請的分案申請。申請?zhí)枮?00810090099.3、申請日為2003年9月5日、發(fā)明名稱為“半導(dǎo)體裝置及其制造方法”的專利申請是申請?zhí)枮?3826593.1(國際申請?zhí)枺篜CT/JP2003/011348)、申請日為2003年9月5日、發(fā)明名稱為“半導(dǎo)體裝置及其制造方法”的專利申請的分案申請。

技術(shù)領(lǐng)域

本發(fā)明涉及一種實(shí)現(xiàn)提高強(qiáng)電介質(zhì)電容器的電極和布線之間的接觸的半導(dǎo)體裝置及其制造方法。

背景技術(shù)

近年來，作為即使切斷電源也能存儲信息的非易失存儲器，強(qiáng)電介質(zhì)存儲器(FeRAM)引人關(guān)注。FeRAM利用強(qiáng)電介質(zhì)的磁滯特性來存儲信息。在強(qiáng)電介質(zhì)存儲器，按每一個(gè)存儲器單元設(shè)置有強(qiáng)電介質(zhì)電容器。強(qiáng)電介質(zhì)電容器是在一對電極之間作為電容器電介質(zhì)而設(shè)置有強(qiáng)電介質(zhì)膜。由于強(qiáng)電介質(zhì)電容器相應(yīng)于電極間的施加電壓而產(chǎn)生極化，即使取消施加電壓，也保留自發(fā)極化，所以能夠保留信息。另外，當(dāng)施加電壓的極性翻轉(zhuǎn)時(shí)，自發(fā)極化的極性也翻轉(zhuǎn)。如果能檢測出此自發(fā)極化，就能讀出信息。

另外，因?yàn)閺?qiáng)電介質(zhì)膜的電容比SiO₂膜的電容大，所以也有將強(qiáng)電介質(zhì)電容器編入升壓電路或平滑電路的情況。在被編入升壓電路或平滑電路的強(qiáng)電介質(zhì)電容器中，下部電極、強(qiáng)電介質(zhì)膜以及上部電極的任意一個(gè)都比構(gòu)成存儲器單元的強(qiáng)電介質(zhì)電容器大。因此，在下部電極上形成有多個(gè)接觸孔。

在此，針對具有具備了強(qiáng)電介質(zhì)電容器的周邊電路的半導(dǎo)體裝置的以往的制造方法進(jìn)行說明。圖18A以及圖18B至圖20A以及圖20B是表示以往的半導(dǎo)體裝置的制造方法的圖。此外，圖18B、圖19B以及圖20B是沿圖18A、圖19A以及圖20A中的II-II線的剖面圖。

在制造這樣的半導(dǎo)體裝置(強(qiáng)電介質(zhì)存儲器)時(shí)，首先，在半導(dǎo)體基板、例如Si基板上形成CMOS晶體管等元件之后，形成層間絕緣膜以及布線等，如圖18A以及圖18B所示，形成氧化鋁膜111作為強(qiáng)電介質(zhì)電容器的粘合層(基底膜)。接著，在氧化鋁膜111上依次形成下部電極用的導(dǎo)電膜(下部電極膜)以及強(qiáng)電介質(zhì)膜。形成Pt膜來作為下部電極膜，形成Pb(Zr、Ti)O₃膜(PZT膜)來作為強(qiáng)電介質(zhì)膜。接著，通過進(jìn)行熱處理，使強(qiáng)電介質(zhì)膜結(jié)晶化。其后，在強(qiáng)電介質(zhì)膜上形成IrO_x膜來作為上部電極用的導(dǎo)電膜(上部電極膜)。并且，通過按上部電極膜、強(qiáng)電介質(zhì)膜以及下部電極膜的順序加工這些膜，從而在形成FeRAM單元陣列的預(yù)定區(qū)域內(nèi)，在形成多個(gè)強(qiáng)電介質(zhì)電容器(未圖示)的同時(shí)，在形成包含升壓電路以及平滑電路的周邊電路的預(yù)定區(qū)域內(nèi)，如圖18A以及圖18B所示，形成下部電極115、PZT膜116以及上部電極117。

此外，各下部電極115的平面形狀是短邊長度為50μm～60μm、長邊的長度為200μm～250μm的長方形。另外，設(shè)置于強(qiáng)電介質(zhì)存儲器單元陣列的下部電極的平面形狀是短邊長度為4.0μm、長邊的長度為560μm的長方形。

加工完這些膜之后，形成TEOS氧化膜118作為層間絕緣膜，對該TEOS氧化膜118通過CMP(化學(xué)機(jī)械研磨)進(jìn)行平坦化。接著，在TEOS氧化膜118以及氧化鋁膜111等上形成接觸孔(未圖示)，該接觸孔直到形成在下部電極115的下方的擴(kuò)散層(半導(dǎo)體基板)等。接著，如圖19A以及圖19B所示，在TEOS氧化膜118形成直到下部電極115的接觸孔121以及直到上部電極117的接觸孔122。此時(shí)，在每一個(gè)下部電極115形成多個(gè)接觸孔121。

接著，整個(gè)面上形成作為下部阻擋金屬(barrier?metal)膜的TiN膜(150nm左右)、Al膜以及作為上部阻擋金屬膜的TiN膜，通過在這些膜上形成圖形，如圖20A以及圖20B所示，形成經(jīng)由所有的接觸孔121而與下部電極115連接的布線125、以及經(jīng)由接觸孔122與上部電極117連接的布線126。

此外，即使是強(qiáng)電介質(zhì)存儲器單元陣列部，也和周邊電路部并行而進(jìn)行布線的形成等。

接著，形成覆蓋布線125以及126的層間絕緣膜之后，在350℃的N₂環(huán)境中進(jìn)行60分鐘的用于除去該層間絕緣膜的水分的熱處理。

之后，進(jìn)一步形成布線以及層間絕緣膜來完成半導(dǎo)體裝置。