[發明專利]半導體元件及其制造方法

有效

• 申請號: 200910168340.4
• 申請日: 2009-08-27
• 公開（公告）號: CN101661904A
• 公開（公告）日: 2010-03-03
• 發明（設計）人: 徐鵬富;林綱正;黃國泰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/28;H01L27/092;H01L29/78;H01L29/40
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 姜 燕;陳 晨

1.一種半導體元件的制造方法，包括：

提供一半導體基底，具有一第一區和一第二區；

形成一高介電常數介電層于該半導體基底上方；

形成一蓋層于該第一區的高介電常數介電層上方；

形成一第一金屬層于該第一區的蓋層上方和該第二區的高介電常數介 電層上方；

之后，形成一第一柵極堆疊于該第一區中，和一第二柵極堆疊于該第二 區中；

在該第二柵極堆疊的第一金屬層上進行一處理工藝以調整該第一金屬 層的功函數型態時，保護該第一柵極堆疊的第一金屬層；及

形成一第二金屬層于該第一柵極堆疊的第一金屬層上方和該第二柵極 堆疊的調整過功函數型態的第一金屬層上方。

2.如權利要求1所述的半導體元件的制造方法，其中該第一金屬層包括 N型功函數金屬，該第二金屬層包括P型功函數金屬。

3.如權利要求2所述的半導體元件的制造方法，其中該處理工藝包括氧 退火工藝或等離子體處理工藝。

4.如權利要求1所述的半導體元件的制造方法，在形成該第一和第二柵 極堆疊之前，還包括形成一多晶硅層于該第一金屬層上；及

其中保護該第一金屬層包括從該第一柵極堆疊移除部分該多晶硅層，且 從該第二柵極堆疊移除所有的多晶硅層。

5.如權利要求4所述的半導體元件的制造方法，還包括摻雜該多晶硅層， 以減小該多晶硅層的阻值；及

其中形成該第二金屬層于該第一柵極堆疊的第一金屬層上方包括形成 該第二金屬層于該第一柵極堆疊中部分移除的多晶硅層上。

6.如權利要求1所述的半導體元件的制造方法，其中保護該第一柵極堆 疊中的第一金屬層包括形成一犧牲氧化插塞于該第一柵極堆疊的第一金屬 層上；且

還包括在進行該處理工藝之后，從該第一柵極堆疊移除該犧牲氧化插 塞。

7.一種半導體元件，包括：

一半導體基底；

一第一晶體管，形成于該半導體基底中，該第一晶體管具有一柵極結構， 包括：

一高介電常數介電層，形成于該半導體基底上方；

一蓋層，形成于該高介電常數介電層上方；

一未處理的第一金屬層，形成于該蓋層上方；及

一第二金屬層，形成于該未處理的第一金屬層上方；

一第二晶體管，形成于該半導體基底中，該第二晶體管具有一柵極結構， 包括：

該高介電常數介電層，形成于該半導體基底上方；

一調整過功函數型態的第一金屬層，形成于該高介電常數介電層上 方；及

一第二金屬層，形成于該調整過功函數型態的第一金屬層上方。

8.如權利要求7所述的半導體元件，其中該第一晶體管是NMOS元件， 該第二晶體管是PMOS元件。

9.如權利要求7所述的半導體元件，其中該第一晶體管還包括一摻雜多 晶硅層，形成于該未處理的第一金屬層和該第二金屬層間，且該第二金屬層 包括P型功函數金屬。

10.如權利要求7所述的半導體元件，其中該未處理的第一金屬層包括 一N型功函數金屬，且該處理過的第一金屬層包括氧退火的N型功函數金 屬和等離子體處理過的N型功函數金屬之一。

11.一種半導體元件的制造方法，包括：

提供一半導體基底，具有一第一區和一第二區；

形成一高介電常數介電層于該半導體基底上方；

形成一蓋層于該第一區的高介電常數介電層上方；

形成一第一金屬層于該第一區的蓋層上方和該第二區的高介電常數介 電層上方，該第一金屬層具有第一功函數；

形成一第一柵極堆疊于該第一區中，和一第二柵極堆疊于該第二區中；

形成一第二金屬層于該第二柵極堆疊的第一金屬層上方，該第二金屬層 具有第二功函數；及

形成一第三金屬層于該第一柵極堆疊的第一金屬層上方和該第二柵極 堆疊的第二金屬層上方。