[發明專利]堆疊式半導體封裝件有效
| 申請號: | 200910161160.3 | 申請日: | 2009-08-06 |
| 公開(公告)號: | CN101859745A | 公開(公告)日: | 2010-10-13 |
| 發明(設計)人: | 金鐘薰;孫晧榮 | 申請(專利權)人: | 海力士半導體有限公司 |
| 主分類號: | H01L23/482 | 分類號: | H01L23/482;H01L23/52;H01L25/00 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 顧晉偉;王春偉 |
| 地址: | 韓國京畿*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 堆疊 半導體 封裝 | ||
相關申請
本申請要求享有在2009年4月10日提交的韓國專利申請10-2009-0031414的優先權,通過引用將其全部內容并入本文。
技術領域
本發明涉及一種半導體封裝件,更具體涉及一種具有相互堆疊的多個芯片的半導體封裝件。
背景技術
如今,已經發展出能夠儲存并處理大量數據的半導體芯片以及具有這些半導體芯片的半導體封裝件。
最近,有人提出了一種堆疊式半導體封裝件,其中堆疊至少兩個半導體芯片以提高數據儲存容量及/或數據處理速度。
為了實現堆疊式半導體封裝件,用以堆疊半導體芯片的堆疊技術以及用以利用填充物質來填充在堆疊式半導體芯片之間的空洞(voids)的填隙(gap-fill)技術是必需的。
由于堆疊式半導體芯片之間的間隙(gap)漸漸變小,在半導體芯片之間利用填隙物質來完全填充這些空洞變得越來越難。正因如此,空洞可能會存留或形成于堆疊式半導體芯片之間。半導體芯片之間形成的空洞會導致各種缺陷,這些缺陷可以通過在進行堆疊式半導體封裝件的各種可靠的測試來檢測,且/或這些缺陷也會無意地在堆疊式半導體封裝的操作過程中遇到。
發明內容
本發明的實施方案涉及一種半導體封裝件,該半導體封裝件適合用以避免在堆疊式半導體芯片間的空洞產生或至少可以使其發生率最小化。
在本發明的一方面,半導體封裝件包括半導體芯片以及多個穿通電極(through?electrodes),所述半導體芯片具有焊盤(bonding?pads)和凸出部(projection),焊盤形成在半導體芯片的第一表面,凸出部從半導體芯片的第二表面的一部分而凸出;穿通電極穿過第一表面及第二表面上的凸出部。
凸出部從底部來看呈長方形并設置于第二表面的中部,而且凸出部與半導體芯片彼此形成為一體,即一體化地形成。
凸出部從底部來看呈矩陣型圖案并設置在第二表面的中部,而且凸出部與半導體芯片形成為一體。
半導體封裝件還包括設置于凸出部上的增強層。
穿通電極穿過增強層,增強層包含非導電性粘合劑(NCA)、非導電性膜(NCF)、以及非導電聚合物(NCP)中的任一種。
增強層包含各向異性導電膜(ACF)。
半導體封裝件還可包括至少一個導引部,導引部從半導體芯片的第二表面凸出,從而與半導體芯片的短邊和長邊中之一平行。
凸出部優選占據第二表面整個面積的約5~25%。
至少兩個穿通電極穿過半導體芯片并與凸出部相對應。
半導體封裝件還可包括凸塊(bumps)和/或襯墊(pads)中的任意之一,凸塊和/或襯墊置于與凸出部相對應的穿通電極的末端。
凸塊與襯墊優選由選自釬料、金、銅與鋁中的任意一種形成。
堆疊至少兩個半導體芯片,而且堆疊的各半導體芯片的第一表面與第二表面彼此面對放置。
半導體封裝件還包括涂層,涂層設置于第一表面以及第二表面上,并具有親水性物質與親脂性物質中的任意一種。
半導體封裝件還包括填隙物(gap-fill?member),填隙物設置于堆疊式半導體芯片之間,并且具有對應于涂層的親水性物質與親脂性物質中的任意一種。
在本發明的另一方面,半導體封裝件包括半導體芯片以及穿通電極,半導體芯片具有第一表面和第二表面,第一表面上設有焊盤,第二表面有平坦部和凹部。半導體芯片具有第一厚度和第二厚度,第一厚度為從第一表面到平坦部所測量的厚度,第二厚度為從凹部到第一表面所測量的厚度,其中第二厚度小于第一厚度;穿通電極穿過第一表面和平坦部。
半導體封裝件還可以包括設于平坦部上的增強層。
半導體封裝件還可包括至少一個導引部,導引部從半導體芯片的第二表面凸出并與半導體芯片的短邊和長邊中之一平行。
堆疊至少兩個芯片,而且堆疊的各半導體芯片的第一表面與第二表面彼此面對布置。
半導體封裝件還可包括涂層,涂層設置于第一表面以及第二表面上,并具有親水性物質與親脂性物質中的任意一種。
半導體封裝件還可包括填隙物,填隙物設置于堆疊式半導體芯片之間,并具有對應于涂層的親水性物質與親脂性物質中的任意一種。
附圖說明
圖1為根據本發明第一實施方案的半導體封裝件的底部示意圖;
圖2為沿圖1中的I-I′線截取的剖面圖;
圖3為圖2所示半導體芯片的第二表面上所形成的導引部的底部示意圖;
圖4為圖2所示的凸出部的一個變化方案的底部示意圖;
圖5為根據本發明第二實施方案的半導體封裝件的剖面圖;以及
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司,未經海力士半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910161160.3/2.html,轉載請聲明來源鉆瓜專利網。





