[發(fā)明專利]串行存儲裝置及信號處理系統(tǒng)

無效

• 申請?zhí)枺?/td>: 200910159894.8
• 申請日: 2009-07-16
• 公開（公告）號: CN101640064A
• 公開（公告）日: 2010-02-03
• 發(fā)明（設(shè)計）人: 上南雅裕;西川和予;倉持昌宏;新田忠司;森俊樹
• 申請（專利權(quán)）人: 松下電器產(chǎn)業(yè)株式會社
• 主分類號: G11C11/34
• 分類號: G11C11/34;G11C8/00;G06F13/00
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司
• 代理人: 汪惠民

1.一種串行存儲裝置，其在與主控制器之間通過串行通信收發(fā)指令、地址及數(shù)據(jù)，該串行存儲裝置具備：

基地址保持電路，其保持成為有效地址計算的基準(zhǔn)的基地址；和

地址運算電路，其基于所述基地址及由所述主控制器所輸入的地址來計算有效地址。

2.根據(jù)權(quán)利要求1所述的串行存儲裝置，其特征在于，

所述地址運算電路具備加法器，其將所述基地址和由所述主控制器所輸入的地址相加。

3.根據(jù)權(quán)利要求2所述的串行存儲裝置，其特征在于，

由所述主控制器所輸入的地址以2的補碼表示。

4.根據(jù)權(quán)利要求1所述的串行存儲裝置，其特征在于，

所述地址運算電路按照由所述主控制器所輸入的指令，選擇在所述基地址上加上由所述主控制器所輸入的地址之后得到的地址以及由所述主控制器所輸入的地址中任意一個來作為有效地址。

5.根據(jù)權(quán)利要求1～4中任意一項所述的串行存儲裝置，其特征在于，

所述基地址保持電路在由所述主控制器輸入了規(guī)定的指令時，將保持內(nèi)容更新為由所述地址運算電路所輸出的地址。

6.一種串行存儲裝置，其在與主控制器之間通過串行通信收發(fā)指令、地址及數(shù)據(jù)，該串行存儲裝置具備：

數(shù)據(jù)端子，其輸入指令及地址；和

時鐘端子，其輸入時鐘信號，

在所述數(shù)據(jù)端子輸入第一指令之后，在所述時鐘信號的N個周期輸入了第一地址的情況下，使用所述第一地址作為有效地址，并且將基地址更新為所述第一地址，在所述數(shù)據(jù)端子輸入第二指令之后，在所述時鐘信號的M個周期輸入了第二地址的情況下，使用第三地址作為有效地址，并且將所述基地址更新為所述第三地址，所述第三地址是所述基地址與所述第二地址的運算結(jié)果，其中，N為自然數(shù)，M為比N小的自然數(shù)。

7.根據(jù)權(quán)利要求6所述的串行存儲裝置，其特征在于，

在所述數(shù)據(jù)端子輸入第三指令之后，在所述時鐘信號的N個周期輸入了第四地址的情況下，不更新所述基地址，使用所述第四地址作為有效地址。

8.根據(jù)權(quán)利要求6所述的串行存儲裝置，其特征在于，

在所述基地址上加上所述第二地址來計算所述第三地址。

9.根據(jù)權(quán)利要求8所述的串行存儲裝置，其特征在于，

所述第二地址以2的補碼表示。

10.根據(jù)權(quán)利要求6所述的串行存儲裝置，其特征在于，

在所述數(shù)據(jù)端子輸入第三指令之后，在所述時鐘信號的M個周期輸入了第四地址的情況下，不更新所述基地址，使用第五地址作為有效地址，所述第五地址是所述基地址與所述第四地址的運算結(jié)果。

11.根據(jù)權(quán)利要求10所述的串行存儲裝置，其特征在于，

在所述基地址上加上所述第四地址來計算所述第五地址。

12.根據(jù)權(quán)利要求11所述的串行存儲裝置，其特征在于，

所述第四地址以2的補碼表示。

13.一種信號處理系統(tǒng)，其具備：

權(quán)利要求1～4及6～12中任意一項所述的串行存儲裝置；和

主控制器，其在與所述串行存儲裝置之間通過串行通信收發(fā)指令、地址及數(shù)據(jù)。

14.一種信號處理系統(tǒng)，其具備：

權(quán)利要求5所述的串行存儲裝置；和

主控制器，其在與所述串行存儲裝置之間通過串行通信收發(fā)指令、地址及數(shù)據(jù)。