[發(fā)明專利]具有垂直表面造型的平面PN結(jié)芯片及其制造方法

無效

• 申請?zhí)枺?/td>: 200910153022.0
• 申請日: 2009-09-28
• 公開（公告）號: CN101719518A
• 公開（公告）日: 2010-06-02
• 發(fā)明（設(shè)計）人: 應(yīng)燕霞;保愛林
• 申請（專利權(quán)）人: 紹興旭昌科技企業(yè)有限公司
• 主分類號: H01L29/861
• 分類號: H01L29/861;H01L29/06;H01L27/082;H01L21/78;H01L21/304
• 代理公司: 紹興華知專利事務(wù)所(普通合伙) 33235
• 代理人: 寧岡

技術(shù)領(lǐng)域

本發(fā)明涉及一種硅半導(dǎo)體器件，特別涉及一種具有垂直表面造型的平面PN結(jié)芯片及其制造方法。

背景技術(shù)

很多半導(dǎo)體二極管芯片中的PN結(jié)是一平面型的，是平行于表面、暴露于側(cè)面、位于芯片內(nèi)部的一具有要求的電學(xué)特性的一層。為了減少外部環(huán)境對PN結(jié)電特性的影響，一般將芯片做成臺面型，并將暴露于其外的PN結(jié)表面用鈍化材料將其護封，見圖1。然而占有芯片投影面積相當(dāng)大的比例的芯片鈍化區(qū)并不傳導(dǎo)正向電流，降低了芯片的利用率。例如最普通的額定電流為1安培、邊長為50mil的硅玻璃鈍化芯片，其鈍化區(qū)的寬度占據(jù)了芯片邊長的25％，實際傳導(dǎo)電流的面積僅占總面積的55％-65％，而且會隨著芯片面積的減小而降低。其原因是：臺面造型是通過濕法腐蝕的方法實現(xiàn)的，而濕法腐蝕是各向同性腐蝕，其縱向腐蝕深度與橫向腐蝕寬度大致相等，橫向腐蝕導(dǎo)致了臺面面積變小。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種具有垂直表面造型的平面PN結(jié)芯片，該芯片的鈍化區(qū)基本上不占用其投影面積，并使芯片實際傳導(dǎo)電流的面積占標(biāo)稱總面積的比例較高，且適用于各種尺寸的芯片。

本發(fā)明的第二個目的是一種制造具有垂直表面造型的平面PN結(jié)芯片的方法。

為達到上述目的，本發(fā)明的技術(shù)方案是：

一種具有垂直表面造型的平面PN結(jié)芯片，包括PN結(jié)表面、連接設(shè)置在P型導(dǎo)電層和N型導(dǎo)電層之間的平面PN結(jié)，以及在芯片的側(cè)面形成有鈍化層，芯片上電鍍有芯片上表面金屬鍍層和芯片下表面金屬鍍層，其特征在于所述芯片表面與PN結(jié)平面垂直。

進一步，所述芯片可以由一個平面PN結(jié)組成或者有多個平面PN結(jié)串聯(lián)而成。

進一步，所述芯片PN結(jié)表面造型的劃切深度不少于晶圓深度的3/4。

進一步，所述芯片PN結(jié)表面造型的劃切區(qū)寬度僅為前述的臺面鈍化區(qū)寬度的1/5-1/6。

進一步，所述鈍化層可以是一層低溫二氧化硅膜或者是玻璃鈍化膜。

為實現(xiàn)第二個發(fā)明目的，本發(fā)明所采取的技術(shù)方案是：

一種制造具有垂直表面造型的平面PN結(jié)芯片的方法，該方法包括以下主要步驟：

第一步，晶圓前處理：在已形成平面PN結(jié)的晶圓的雙面鍍鎳、鎳燒結(jié)，然后將表面的鎳及氧化層清洗干凈。

第二步，垂直表面造型：在晶圓的雙面各涂一層抗蝕劑并烘干，然后在靠近PN結(jié)的一面將晶圓劃切成符合尺寸要求的芯片。

第三步，PN結(jié)表面處理：在芯片的側(cè)面用半導(dǎo)體器件工藝中常用的化學(xué)方法進行腐蝕，腐蝕的厚度約為20-40微米；然后用DI水將劃切溝道沖洗干凈并烘干。

第四步，沉積鈍化材料：采用半導(dǎo)體器件工藝中常用的LPCVD工藝在芯片的側(cè)面形成鈍化層。

第五步，將已劃切的晶圓分裂成芯片

第六步，芯片表面清洗：首先采用半導(dǎo)體器件工藝中常用的去抗蝕劑方法去除芯片表面的抗蝕劑；再用稀氫氟酸去除芯片上下表面的自然氧化層。

第七步，表面金屬化：將芯片鍍二次鎳或者在必要時鍍金屬。

本發(fā)明的優(yōu)點是：芯片PN結(jié)表面造型用劃切方法實現(xiàn)，表面與PN結(jié)平面垂直，使芯片實際傳導(dǎo)電流的面積占標(biāo)稱總面積的90％以上，且適用于各種尺寸大小的芯片。同時隨著芯片制作的不斷小型化，可焊區(qū)面積的相對增大更利于封裝作業(yè)。

以下結(jié)合附圖及實施例對本發(fā)明作進一步說明：

附圖說明

圖1是現(xiàn)在有技術(shù)傳統(tǒng)臺面造型的平面PN結(jié)芯片結(jié)構(gòu)示意圖。

圖2是本發(fā)明的平面PN結(jié)芯片完成垂直表面造型的結(jié)構(gòu)示意圖。

圖3是本發(fā)明的平面PN結(jié)芯片完成PN結(jié)表面處理的結(jié)構(gòu)示意圖。

圖4是本發(fā)明的平面PN結(jié)芯片完成鈍化的結(jié)構(gòu)示意圖。

圖5是本發(fā)明一種具有垂直表面造型的平面PN結(jié)芯片完成表面金屬化的結(jié)構(gòu)示意圖。

圖中：1、P型導(dǎo)電層??2、N型導(dǎo)電層??3、平面PN結(jié)??4、PN結(jié)表面??5、鈍化層??6、芯片上表面金屬鍍層??7、芯片下表面金屬鍍層

具體實施方式

如圖1所示，現(xiàn)在有技術(shù)的傳統(tǒng)臺面造型的平面PN結(jié)芯片結(jié)構(gòu)示意圖，具有臺面造型的平面PN結(jié)芯片。芯片PN結(jié)表面的造型是通過濕法腐蝕的方法而形成臺面狀，其臺面鈍化區(qū)的寬度占據(jù)了芯片邊長的25％，而后在其鈍化區(qū)內(nèi)鈍化低溫二氧化硅膜或者是玻璃鈍化膜。

如圖2至圖5所示，本發(fā)明的一種優(yōu)選實施例，一種具有垂直表面造型的平面PN結(jié)芯片，包括PN結(jié)表面4、連接設(shè)置在P型導(dǎo)電層1和N型導(dǎo)電層2之間的平面PN結(jié)3，以及在芯片的側(cè)面形成有鈍化層5，芯片上電鍍有芯片上表面金屬鍍層6和芯片下表面金屬鍍層7，芯片表面與PN結(jié)平面垂直。