[發明專利]芯片的布局結構與方法

有效

• 申請號: 200910135330.0
• 申請日: 2009-04-20
• 公開（公告）號: CN101866892A
• 公開（公告）日: 2010-10-20
• 發明（設計）人: 周永發;蒯定明
• 申請（專利權）人: 財團法人工業技術研究院
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/52;H01L25/00;H01L21/60
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明涉及一種芯片的布局結構與方法，特別是涉及堆疊芯片的布局結構與方法。

背景技術

在目前晶體管制造于單一芯片的技術正處于發展中，通過垂直方向布局堆疊芯片，可讓不同功能或不同工藝技術的芯片達到整合的目的，解決不同功能或不同種類晶體管制造整合于單一芯片的困難。然而現今堆疊芯片中信號連線的布局方式為，在芯片正面或背面利用線路重布技術(Redistribution?Layer，RDL)繞線藉以改變信號接點位置，之后再利用微凸塊(Micro?Bump)藉以使得堆疊芯片之間接合。據此，多個芯片之間的信號便可以順序通過這些繞線、接點、微凸塊，以及穿透硅通孔(Through?Silicon?Via，TSV)來上下傳遞。

一般而言，這樣技術在連接方式上可能會固定了堆疊芯片之間信號的傳遞模式。也就是說，如果設計要求改變堆疊芯片的信號傳遞模式，除了需要改變微凸塊的布局之外，另一方面則必須重新全部改變芯片正面與背面的RDL繞線，藉以符合另一設計的要求。更進一步而言，RDL的重新設計代表增加制造成本。

發明內容

本發明的目的是提供一種芯片布局結構，其兩個導電通孔貫穿于芯片，芯片兩側具有四個接點與四個導線，至少一個導電凸塊耦接于上述至少一個接點，藉以使得四個接點具有各種相互連接。

本發明的目的是提供一種芯片布局方法，其兩個導電通孔貫穿形成于芯片中，芯片兩側形成四個接點與四個導線，至少一個導電凸塊形成于上述至少一個接點，藉以使得四個接點具有各種相互連接。

為達到上述目的，本發明提供一芯片的布局結構，包括第1導電通孔、第2導電通孔、第1芯片，以及第1接點至第8接點。第1導電通孔貫穿于第1芯片，其中第1導電通孔包括第1接點與第2接點，第1接點位于第1芯片的第1側，第2接點位于第1芯片的第2側，第1接點與第2接點在第1芯片的垂直方向部分或全部重疊。第2導電通孔貫穿于第1芯片，其中第2導電通孔包括第3接點與第4接點，第3接點位于第1芯片的第1側，第4接點位于第1芯片的第2側，第3接點與第4接點在第1芯片的垂直方向部分或全部重疊。第5接點位于第1芯片的第1側，第5接點與第3接點導通。第6接點位于第1芯片的第2側，第6接點與第2接點導通，且第6接點與第5接點在第1芯片的垂直方向部分或全部重疊。第7接點位于第1芯片的第1側，第7接點與第1接點導通。第8接點位于第1芯片的第2側，第8接點與第4接點導通，且第8接點與第7接點在第1芯片的垂直方向部分或全部重疊。

示范實施例揭露一芯片的布局方法，包括：形成第1導電通孔于第1芯片，第1導電通孔貫穿于第1芯片，第1導電通孔包括第1接點與第2接點，第1接點位于第1芯片的第1側，第2接點位于第1芯片的第2側，第1接點與第2接點在第1芯片的垂直方向部分或全部重疊。形成第2導電通孔于第1芯片，第2導電通孔貫穿于第1芯片，第2導電通孔包括第3接點與第4接點，第3接點位于第1芯片的第1側，第4接點位于第1芯片的第2側，第3接點與第4接點在第1芯片的垂直方向部分或全部重疊。形成第5接點于第1芯片的第1側，第5接點與第3接點導通。形成第6接點于第1芯片的第2側，第6接點與第2接點導通，且第6接點與第5接點在第1芯片的垂直方向部分或全部重疊。形成第7接點于第1芯片的第1側，第7接點與第1接點導通。形成第8接點于第1芯片的第2側，第8接點與第4接點導通，且第8接點與第7接點在第1芯片的垂直方向部分或全部重疊。

基于上述，在芯片布局結構上提出導電通孔的元件結構以及導線與導電凸塊配置方式。信號在堆疊芯片中，可通過各種導線與導電凸塊所形成的路徑中傳輸。當更新設計時，僅需更新導電凸塊配置方式即可達成需求。

附圖說明

圖1A是一示范實施例芯片布局結構的示意圖。

圖1B是圖1A的局部放大立體圖。

圖1C是圖1A的局部放大另一立體圖。

圖1D是圖1A的局部放大另一立體圖。

圖2A是現有芯片布局結構的示意圖。

圖2B是現有芯片布局結構的另一示意圖。

圖3A圖是一示范實施例芯片布局結構的另一示意圖。

圖3B圖是一示范實施例芯片布局結構的另一示意圖。

圖4是一示范實施例芯片布局結構于單接模式的示意圖。

圖5是一示范實施例芯片布局結構于傳輸模式的示意圖

圖6是一示范實施例芯片布局結構于廣播模式的示意圖。

圖7是一示范實施例芯片布局結構于交換模式的示意圖。

圖8是一示范實施例芯片布局方法。