[發明專利]半導體存儲裝置及其字線驅動方法

有效

• 申請號: 200910133943.0
• 申請日: 2009-04-14
• 公開（公告）號: CN101673578A
• 公開（公告）日: 2010-03-17
• 發明（設計）人: 尹泰植;李康設
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G11C8/00
• 分類號: G11C8/00;G11C8/08
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 楊林森;康建峰

相關申請的交叉引用

本發明要求2008年9月8日申請的韓國專利申請第10-2008-0088324 號的優先權，該專利申請的全部內容通過引用結合于此。

技術領域

本發明涉及半導體存儲裝置，并且更加具體地涉及用于通過對地址進 行解碼來驅動字線的方法。

背景技術

半導體存儲裝置包括位于其中的多個單元塊，并且單元塊中的每一個 包括多個存儲單元。在每個單元塊中的字線的數目為2的冪(例如，256 或512)的情況下，根據地址來選擇待驅動的字線是相對簡單的。如果單元 塊包括256條字線，則使用八個地址來選擇一對一地對應于地址的字線； 并且如果單元塊包括512條字線，則使用九個地址來選擇一對一地對應于 地址的字線。然而，可以以每個單元塊中所提供的字線的數目不為2的冪 的配置來設計半導體存儲裝置。例如，當單元塊包括512條字線時，電流 消耗和計時的效率可能由于該單元塊的大尺寸而降級。然而，當單元塊包 括256條字線時，存儲在一個單元塊中的數據的數目減少，這導致單元塊 的總數目增加。因此，常常以字線的數目不為2的冪(例如，每個單元塊 中所提供的字線的數目為384)的方式設計存儲裝置。

在這種情況下，因為在每個單元塊中待選擇的字線的數目并非一對一 地對應于地址的數目，所以選擇字線的程序變得復雜。這將在下文詳細描 述。

圖1是傳統半導體存儲裝置的框圖，該傳統半導體存儲裝置具有用于 通過對地址進行解碼來選擇字線的電路配置。

如所示，傳統半導體存儲裝置包括：十一個單元塊120至220，所述 單元塊120至220中的每一個設置有384條字線；以及預解碼器110。亦 即，字線的總數目為4224。預解碼器110對第七至第十一地址X<7:11> 進行預解碼以輸出地址PMS<0:10>。地址PMS<0:10>僅將其形式從第七 至第十一地址X<7:11>改變，但也類似于第七至第十一地址X<7:11>。盡 管未示出，同樣將不同于地址PMS<0:10>的地址輸入至單元塊120至220 中的每一個。

從預解碼器110輸出的地址和在此未示出的其它地址被輸入到單元 塊120至220中的每一個，并且控制主字線驅動單元121、phi?X驅動單 元124和副字線驅動單元127等以驅動由地址選擇的特定字線。

圖2是圖示單元塊與地址X<7:11>之間的映射關系的映射表。單元塊 分別由如圖2中所圖示的地址組合來選擇。由于十一個單元塊中的一個使 用五個地址來選擇，所以一些單元塊(例如，第零個至第九個單元塊)由五 個地址的三個組合來選擇，并且其它單元塊(例如，第十個單元塊)由五個 地址的兩個組合來選擇。

圖3至圖6是電路圖，其示例性地圖示了如何在圖1中所示的預解碼 器110中對地址進行解碼。

參考圖3，參考符號′BXA7′指示第七地址，并且參考符號′BXA8′指示 第八地址。參考符號′AXI<70>′是在第七地址BXA7和第八地址BXA8兩 者具有值′0′時具有值′1′的信號，并且參考符號′AXI<73>′是在第七地址 BXA7和第八地址BXA8兩者具有值′1′時具有值′1′的信號。同樣，盡管未 示出，參考符號′AXI<71>′是在第七地址BXA7具有值′1′且第八地址 BXA8具有值′0′時具有值′1′的信號，并且參考符號′AXI<72>′是在第七地 址BXA7具有值′0′且第八地址BXA8具有值′1′時具有值′1′的信號。參考 符號′BXA8B′僅指示第八地址BXA8的反信號，參考符號′AXBI<70>′僅指 示信號AXI<70>的反信號，并且參考符號′AXBI<73>′僅指示信號 AXI<73>的反信號。

亦即，地址AXI<70>、BXA8B和AXI<73>是通過對各個地址進行預 解碼而獲得的。在各種種類的塊中使用以這種方式預解碼的地址 AXI<XX>，這將在稍后描述。