[發明專利]時脈信號產生方法以及時脈信號產生電路

有效

• 申請號: 200910133680.3
• 申請日: 2009-04-22
• 公開（公告）號: CN101546545A
• 公開（公告）日: 2009-09-30
• 發明（設計）人: 徐兆慶;董穆林;程仲升
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;H03K19/00
• 代理公司: 北京律誠同業知識產權代理有限公司
• 代理人: 梁 揮;祁建國

技術領域

本發明是有關于一種時脈信號產生電路，且特別是有關于一種用于液晶顯示面板的時脈信號(clock?signal)產生電路。

背景技術

請參照圖1，為一傳統的液晶顯示面板1的示意圖。液晶顯示面板1包含二維的像素陣列10。像素陣列10包含多行及多列，多條柵極線以選擇或驅動一列像素單元，以及多條數據線以提供數據至一行像素單元。因此，液晶顯示面板1更包含柵極驅動電路300以提供柵極線信號至各柵極線，以及數據驅動電路200以提供數據信號至各數據線。

柵極驅動電路300包含多個串接的移位緩存器SR1(shift?register)，以使各移位緩存器的輸出信號做為對應一柵極線的柵極線信號，并同時做為下一級移位緩存器的起始信號。如圖2所示，第一級移位緩存器SR1的起始信號由ST信號所提供，而其它各級的起始信號則由前一級的移位緩存器所提供。如圖2所示，奇數級移位緩存器的時脈信號輸入端CK接收時脈信號CK，而偶數級移位緩存器的時脈信號輸入端CK接收時脈信號XCK。如圖3所示，時脈信號XCK為時脈信號CK的反相，工作周期(duty?cycle)均為50％。

在使用柵極驅動電路基板技術(gate?on?array；GOA)所制造的柵極驅動電路，時脈信號的電壓(Vgh＝23V且Vgl＝-10V)由一低電壓波形經過電壓電平轉換器后提升得來。位移暫存是在玻璃基板上制造，而電壓電平轉換器的芯片是在印刷線路板(printed?wire?board；PWB)或印刷電路板(printed?circuitboard；PCB)。而軟性電路板(Flexible?Printed?Circuit)則用以連接玻璃基板及印刷線路板或印刷電路板。由于時脈信號間峰值的差異，以及接收時脈信號的位移緩存器數量大，因此寄生電容所耗的功率將增大且顯得浪費。

降低寄生電容所耗功率的方法，可藉由電荷分享方式，來減少時脈信號在各電壓電平轉換時，產生的電壓突升或電壓突降。如圖4a所示，電壓電平轉換器具有一輸入端，以接收時脈信號CK-in以及其反相時脈信號XCK_in(請參照圖4b)以及一約3.3V的控制電壓VCS。電壓電平轉換器包含二電壓放大器A1及A2，以提供輸出時脈信號CK及XCK。切換元件S1位于放大器A1及輸出CK間，切換元件S2位于放大器A2及輸出XCK間，第三個切換元件S3以及一電阻R串聯于CK及XCK間。切換元件S1、S2及S3的工作時間如下所述：

在時間區間1及3，切換元件S1及S2位于連接狀態，而切換元件S3位于斷開狀態。因此，CK及XCK的電壓電平分別為放大器A1及A2的輸出。

在時間區間2及4，切換元件S1及S2位于斷開狀態，而切換元件S3位于連接狀態，以使CK及XCK間進行電荷分享。然而當功率因為電荷分享而下降時，卻將在柵極線的開關上產生延遲。

發明內容

因此，本發明是在提供一種時脈信號產生電路。時脈信號產生電路包含二輸出端，以分別根據第一及第二輸入信號提供一第一及一第二時脈信號。電荷儲存元件用以于第一時脈信號為高電平的一段時間內執行自第一輸出端至電荷儲存元件的電荷轉換，并于第二時脈信號為低電平時執行自電荷儲存元件至第二輸出端的電荷轉換。在時脈周期的另一段期間中，電荷儲存元件用以于第二時脈信號為高電平的一段時間內執行自第二輸出端至電荷儲存元件的電荷轉換，并于第一時脈信號為低電平時執行自電荷儲存元件至第一輸出端的電荷轉換。