[發(fā)明專利]一種適合亞深毫微米工藝中耐高壓的靜電放電保護(hù)器件及其應(yīng)用

無效

• 申請(qǐng)?zhí)枺?/td>: 200910133600.4
• 申請(qǐng)日: 2009-04-13
• 公開（公告）號(hào): CN101859768A
• 公開（公告）日: 2010-10-13
• 發(fā)明（設(shè)計(jì)）人: 胡煜
• 申請(qǐng)（專利權(quán)）人: 蘇州芯美微電子科技有限公司
• 主分類號(hào): H01L27/06
• 分類號(hào): H01L27/06;H01L23/60
• 代理公司: 暫無信息
• 代理人: 暫無信息

相關(guān)申請(qǐng)的交叉參考

這一專利申請(qǐng)可參考同一作者所著的20040257728美國專利申請(qǐng)。

發(fā)明的背景

本發(fā)明適用的領(lǐng)域

本發(fā)明所相關(guān)的領(lǐng)域是用于芯片中的靜電保護(hù)半導(dǎo)體器件線路，更具體的是指在電源(VDD)和輸入/輸出管腳(PAD)中連接電器件可提供一個(gè)箝位的靜電保護(hù)裝置，而此輸入/輸出管腳在正常的情況下可以承受高于VDD電源電壓。

相關(guān)已知的專利文獻(xiàn)

靜電放電(ESD)是一種由一個(gè)物體對(duì)另外一個(gè)物體轉(zhuǎn)移電荷的極短暫的現(xiàn)象。快速的電荷轉(zhuǎn)移所產(chǎn)生的瞬間電位差足以擊穿絕緣介質(zhì)如柵極的雙氧化層(SiO2)，從而使MOS管永久失效。普通的ESD保護(hù)器件是在受保護(hù)的管腳上連接不同的集成電路元件，在ESD的暫態(tài)高壓下開啟，而平時(shí)呈關(guān)閉狀態(tài)，開啟后可在瞬間連接對(duì)地的回路，使ESD電流有效地得到疏導(dǎo)，從而避免輸入/輸出管腳的電路受到損壞。

圖1(已有技術(shù))所示的是一個(gè)典型的靜電防護(hù)網(wǎng)，在這套電路中，一個(gè)內(nèi)部的信號(hào)電壓S20從內(nèi)部電路中傳輸?shù)捷敵龉苣_(PAD)24上，驅(qū)動(dòng)級(jí)的反相器由N型MOS管N18和P型的MOS管P18組成。反相器的輸出端直接與管腳24相連。除此之外，二個(gè)保護(hù)電路N2和P2構(gòu)成一個(gè)保護(hù)網(wǎng)絡(luò)，使得在PAD24上如果有瞬態(tài)負(fù)電壓脈沖的情況下，這一保護(hù)網(wǎng)絡(luò)接通了去電源(VDD)30和對(duì)地(VSS)10的回路。同樣如果有一個(gè)正的高壓脈沖沖擊管腳24，則會(huì)正向?qū)≒2由管腳到VDD的二極管，和N2中由漏到襯底的反相二極管，使得電流可以分流到地和電源VDD的金屬環(huán)上。然而，采用這樣的PMOS，其N阱上拉到電源VDD，使得管腳端無法承受高于VDD的電壓。例如當(dāng)VDD工作電壓是在3.3伏的情況下，如果管腳24上面承載一個(gè)5伏的信號(hào)，就會(huì)使PN結(jié)二極管正向?qū)ǘ斐煽捎^的漏電流。克服這一正向?qū)ǘO管特性的方法之一是懸浮N阱(Floating?N?well)。自偏置N阱的PMOS管可以同時(shí)用在輸出驅(qū)動(dòng)和ESD放電保護(hù)上，當(dāng)IO管腳端口有高于VDD的電壓時(shí)，懸浮N阱可以承載高于VDD的電壓而不會(huì)造成二極管正向?qū)ā?duì)于正常工作而言，自偏置的PMOS管則會(huì)使N阱襯底端接到VDD上。(詳見″ESD?Protection?in?a?Mixed?Voltage?Interface?and?Multirail?Disconnected?Power?Grid?Environment?in?0.50-and?0.25-um?Channel?Length?CMOS?Technologies″，by?Steven?H.Voldman，IEEE?Transactions?on?Components，Packaging，and?Manufacturing?Technology--Pt.A?Vol.18(2)，p.303-313，June?1995)

美國專利5,969,541給出了一個(gè)如何控制自偏置N阱的辦法(Waggoner)

美國專利6,353,520建議采用串聯(lián)的二極管，連接VDD到IO端口，而IO端口到VSS則用下掛的串聯(lián)NMOS來解決IO端口高壓的問題，以避免雙氧化層的擊穿。(Anderson等)

美國專利6,181,214采用了下掛的串聯(lián)(Cascaded)NMOS管作為輸入的ESD放電保護(hù)，置于IO管腳和VSS之間，其IO管腳也是可以承載高于電源電壓的電位。(Schmott?etal)

美國專利6,444,511展示了一種增強(qiáng)型用于從IO管腳到VSS?ESD放電保護(hù)的下掛串聯(lián)型NMOS管的生產(chǎn)工藝。

發(fā)明綜述

本項(xiàng)發(fā)明的一個(gè)主要目的是解決靜電放電保護(hù)電路中被保護(hù)的管腳需要承載高于電源電壓的電位的問題。這樣一個(gè)ESD保護(hù)組件或網(wǎng)絡(luò)，即要和IO管一樣在正常的工作情況下承載高于VDD的電位，同時(shí)又要有能力在ESD沖擊下回閃(Snapback)到低阻抗對(duì)地回路，并且箝位在較低的電壓上以便放電電流能夠順利地通導(dǎo)至地，從而達(dá)到保護(hù)集成電路內(nèi)部敏感電路的目的。

本發(fā)明的另一個(gè)目標(biāo)是提供一種不受電源上電、下電(Power?ON/OFF)干擾的靜電放電保護(hù)裝置，也就是在以上二種情況下，都不會(huì)產(chǎn)生瞬態(tài)漏電流的現(xiàn)象發(fā)生。

本發(fā)明的第三個(gè)目的是提供一種擺脫完全硅金屬化的步驟，因此在任何情況下都不需要硅金屬化的阻斷層

本項(xiàng)發(fā)明的第四個(gè)目標(biāo)是提供一種可熱插拔的靜電放電保護(hù)組件，也就是說在電源還開著的時(shí)候，插入和拔出管腳，都不會(huì)造成漏電流，即使是在瞬態(tài)的情況下。