[發(fā)明專利]用于評估半導(dǎo)體元件與晶片制造的技術(shù)

有效

• 申請?zhí)枺?/td>: 200910130303.4
• 申請日: 2004-08-25
• 公開（公告）號(hào): CN101556930A
• 公開（公告）日: 2009-10-14
• 發(fā)明（設(shè)計(jì)）人: 馬吉德·阿迦巴扎德赫;喬斯·J·埃斯塔比爾;納達(dá)爾·帕克達(dá)曼;加里·L·施泰因布呂克;詹姆斯·S·維克斯
• 申請（專利權(quán)）人: 陶-梅特里克斯公司
• 主分類號(hào): H01L21/66
• 分類號(hào): H01L21/66;H01L23/544;G01R31/28
• 代理公司: 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 余 剛;吳孟秋

本申請是基于申請日為2004年8月25日、申請?zhí)枮?00480024673.5、發(fā)明名稱為“用于評估半導(dǎo)體元件與晶體制造的技術(shù)”的專利申請的分案申請，其全部內(nèi)容結(jié)合于此作為參考。?

相關(guān)申請?

本申請要求于2003年8月25日提交的題目為“Apparatus?andMethod?for?FabricationProcess?Characterization”的臨時(shí)美國專利申請第60/497,945號(hào)中的優(yōu)先權(quán)；以及于2004年4月15日提出的，題目為“System?and?Method?for?Evaluating?A?Fabrication?of?aSemiconductor?Component?and?Wafer”的臨時(shí)美國專利第60/563,168號(hào)中的優(yōu)先權(quán)。上述優(yōu)先權(quán)申請的全部內(nèi)容結(jié)合于此作為參考。?

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體元件的制造，以及更具體地，涉及評估元件制造的方法。?

背景技術(shù)

半導(dǎo)體元件，例如微處理器，都是由高度集成電路(IC)形成的。通常，這些元件是通過加工半導(dǎo)體晶片(例如硅或者砷化鎵)被制造的。晶片可以被制造，使得晶體管、開關(guān)元件、以及其他元件(例如電阻器、電容器、布線層等)被印刷并形成為預(yù)定圖樣、配置以及位置。一旦晶片被完全加工和鈍化(防止環(huán)境的損害)，?其可以被切成獨(dú)立的晶粒，打包到載體上，并經(jīng)受最終測試和特性化。?

半導(dǎo)體器件制造是多步驟并且復(fù)雜的過程。多個(gè)步驟被執(zhí)行。用于晶片(以及如此的獨(dú)立半導(dǎo)體元件)的制造過程包括執(zhí)行以指定的順序以及以特定方式執(zhí)行這樣的步驟，使得形成用于包括晶片的獨(dú)立半導(dǎo)體元件(例如芯片)的晶體管和其他集成電路元件的期望圖樣、形式、和結(jié)構(gòu)。每一加工步驟要求使用超靈敏的儀器和技術(shù)。因此，通常期望連續(xù)監(jiān)控制造過程的質(zhì)量。如果在制造中遇到問題(例如瑕疵和/或過程偏移)，并且很快檢測出問題，制造者可以采取補(bǔ)救措施。?

一般來講，在晶片被完全曝光的前后，有兩種類的技術(shù)可以檢測出由設(shè)計(jì)和/或制造所導(dǎo)致的問題。一種類是在完成半導(dǎo)體元件制造順序之后發(fā)生，在此在預(yù)定操作條件下對整個(gè)晶片(或芯片)功能測試和/或在器件(在晶片級(jí)或封裝芯片)的臨界電路上執(zhí)行性能測試。另一種類發(fā)生在制造過程順序中，在此一些技術(shù)依靠測試晶片上測量的某些參數(shù)。這些參數(shù)表現(xiàn)出或者另外預(yù)示著在制造過程中可能問題或不曾預(yù)料的結(jié)果。這些參數(shù)可以由光和電子束技術(shù)來確定，光和電子束技術(shù)例如包含括光譜橢圓對稱法、反射法和臨界尺寸掃描電子顯微術(shù)(CD-SEM)。在一種方法中，進(jìn)行測量以校驗(yàn)一定的物理參數(shù)，例如柵極寬度、柵氧化層厚度、互連寬度以及電介質(zhì)高度。在這種方法下，一般對在晶片劃線區(qū)中的測試結(jié)構(gòu)進(jìn)行測量，所說的劃線區(qū)靠近芯片的有源區(qū)。?

當(dāng)前所用的其他技術(shù)依賴測量由制造過程產(chǎn)生的半導(dǎo)體晶片上物理瑕疵。這些技術(shù)的實(shí)例包括分塊蝕刻、殘?jiān)鼫y試(via?residue)、柵極桁條(gate?stringer)、化學(xué)機(jī)械拋光侵蝕和其他處理瑕疵的方法。這些測量可以通過光檢測或觀察、電子束檢測以及光或電子束檢測來完成。通過進(jìn)行這些測量之后，在晶片制造中形成的缺陷和瑕疵都可以被檢查出來，被隔離并被分類，或者否則被再檢測和分?析。這些測量通常可覆蓋整個(gè)晶片，把鄰近芯片有源區(qū)的劃線區(qū)排除在外。?

另外，當(dāng)前所用的其他方法使晶片經(jīng)受專門測試結(jié)構(gòu)的電測試，專門的測試結(jié)構(gòu)位于晶片的劃線區(qū)中或者對不被用于最終產(chǎn)品的晶片的局部和部分上，或?qū)]有被使用或用于最終產(chǎn)品而被完全處理的晶片中測試晶粒。這種檢測通常都是通過使用在線(制造中)測試探測的機(jī)械接觸來實(shí)現(xiàn)的。?

現(xiàn)存的方法有很多缺點(diǎn)。在這些缺點(diǎn)中，一些技術(shù)可能需要破壞半導(dǎo)體元件，或者在指示制造過程在什么點(diǎn)失敗具有較小價(jià)值，或者具有意料不到的后果。此外，傳統(tǒng)的檢查和檢測技術(shù)有很高的出錯(cuò)率，這種高出錯(cuò)率是因?yàn)槌霈F(xiàn)了沒有留下電標(biāo)記的真正的缺陷，以及出現(xiàn)噪擾，這些是由非常小的缺陷的較差信噪比導(dǎo)致的。還有，這些技術(shù)不能精確地預(yù)測待測器件或芯片的真正的最終的電特征。而且，現(xiàn)存的電參數(shù)檢查技術(shù)非常浪費(fèi)時(shí)間，并因此成本昂貴，以及不能使用這些技術(shù)以常規(guī)的方式研究晶片的大面積區(qū)域。?