[發(fā)明專利]顯示裝置的像素電路

有效

• 申請(qǐng)?zhí)枺?/td>: 200910126659.0
• 申請(qǐng)日: 2009-03-10
• 公開(kāi)（公告）號(hào): CN101833186A
• 公開(kāi)（公告）日: 2010-09-15
• 發(fā)明（設(shè)計(jì)）人: 顏呈機(jī);鄭如恬
• 申請(qǐng)（專利權(quán)）人: 立景光電股份有限公司
• 主分類號(hào): G02F1/133
• 分類號(hào): G02F1/133;G02F1/1362;G09G3/36
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 史新宏

技術(shù)領(lǐng)域

本發(fā)明涉及一種顯示裝置的像素電路，且具體地說(shuō)涉及一種增加穿越掃描開(kāi)關(guān)至像素電極的像素信號(hào)的電壓范圍，以及增加在低工作頻率下用以存儲(chǔ)像素信號(hào)的存儲(chǔ)組件的電容量的像素電路。

背景技術(shù)

液晶顯示器的顯示面板由具有多個(gè)像素電路的像素?cái)?shù)組所組成。圖1A為傳統(tǒng)像素電路的電路圖。請(qǐng)參照?qǐng)D1A，像素電路100A包括開(kāi)關(guān)組件111A、及存儲(chǔ)電容112A。開(kāi)關(guān)組件111A是通過(guò)NMOS晶體管實(shí)現(xiàn)的，其柵極耦接掃描線SC以接收掃描信號(hào)，其第一源/漏極耦接數(shù)據(jù)線DA以接收像素信號(hào)，以及其第二源/漏極耦接像素電極Pix。存儲(chǔ)電容112A也通過(guò)NMOS晶體管來(lái)實(shí)現(xiàn)，其柵極耦接像素電極Pix，其第一及第二源/漏極耦接一電壓(例如公共電極的電壓)。當(dāng)掃描信號(hào)致能而使開(kāi)關(guān)組件111A導(dǎo)通時(shí)，數(shù)據(jù)線DA上的像素信號(hào)被傳送至像素電極Pix并且存儲(chǔ)進(jìn)存儲(chǔ)電容112A，以控制液晶的轉(zhuǎn)向。

眾所周知，NMOS晶體管是在P型基底上制造的，耦接負(fù)電源電壓VSSA的。如果像素信號(hào)的電壓范圍在正電源電壓VDDA至負(fù)電源電壓VSSA之間，則由于主體效應(yīng)的影響，不是所有在此電壓范圍內(nèi)的像素信號(hào)都可以穿越開(kāi)關(guān)組件111A以傳送到像素電極Pix。也就是說(shuō)，只有電壓范圍在電壓VSSA至電壓VDDA-ΔV內(nèi)的像素信號(hào)，才能被傳送至像素電壓Pix，而在電壓VDDA-ΔV至電壓VDDA的高電壓范圍的像素信號(hào)無(wú)法被傳送。由此可知，穿越開(kāi)關(guān)組件111A的電壓范圍是受限制的。

此外，存儲(chǔ)電容112A又被稱為NMOS電容，而其電容量隨著柵極處于低工作頻率下而改變。圖1C為MOS電容在低工作頻率的電容量曲線圖。請(qǐng)參照?qǐng)D1C，曲線101繪出了NMOS電容的電容量Cgb。當(dāng)柵極電壓Vg小于零時(shí)，會(huì)在柵極與基底之間形成累積層以作為電容。當(dāng)柵極電壓Vg大于零，但小于臨界電壓Vtn時(shí)，會(huì)在柵極氧化層下的基底上形成空乏層，并且空乏層的厚度會(huì)隨著柵極電壓的增加而增加，以減少NMOS電容的電容量Cgb。

在此同時(shí)，NMOS電容的電容量Cgb由柵極電容串聯(lián)連接空乏層電容所構(gòu)成，其中柵極電容形成于柵極與空乏層兩平行平面之間。換句話說(shuō)，在低工作頻率下，當(dāng)柵極電壓Vg大于零且小于臨界電壓Vtn時(shí)，NMOS電容的電容量Cgb無(wú)法達(dá)到所預(yù)期的電容量。當(dāng)柵極電壓Vg大于臨界電壓Vtn時(shí)，信道層會(huì)形成在柵極氧化層下的基底上，并且NMOS電容的電容量由形成在柵極與通道層這兩個(gè)平行平面之間的柵極電容所構(gòu)成。

圖1B為另一傳統(tǒng)像素電路的電路圖。請(qǐng)參照?qǐng)D1B，開(kāi)關(guān)組件111B及存儲(chǔ)電容112B是通過(guò)PMOS晶體管來(lái)實(shí)現(xiàn)的，其中PMOS晶體管是在N型基底上制造的，耦接正電源電壓VDDA。由于主體效應(yīng)的影響，只有電壓范圍在電壓VSSA+ΔV至電壓VDDA內(nèi)的像素信號(hào)才能被傳送至像素電壓Pix，而在電壓VSSA至電壓VSSA+ΔV的低電壓范圍的像素信號(hào)無(wú)法被傳送。由此可知，穿越開(kāi)關(guān)組件111的電壓范圍是受限制的。請(qǐng)參照?qǐng)D1C，曲線102繪出了在PMOS晶體管上實(shí)現(xiàn)的存儲(chǔ)電容112的電容量Cgb，并且存儲(chǔ)電容112被稱為PMOS電容。同樣地，在低工作頻率下，當(dāng)柵極電壓Vg小于零且大于臨界電壓Vtp時(shí)，PMOS電容的電容量Cgb無(wú)法達(dá)到所預(yù)期的電容量。而上述電壓限制及電容量不足則成為像素電路的電路設(shè)計(jì)極需解決的問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明提供一種像素電路，其利用并聯(lián)連接的多個(gè)開(kāi)關(guān)以依據(jù)掃描信號(hào)傳送具有大電壓范圍的像素信號(hào)，以避免主體效應(yīng)的影響。此外，本發(fā)明也提供一種像素電路，其增加耦接至像素電極的存儲(chǔ)組件的等效電容以存儲(chǔ)像素信號(hào)。

本發(fā)明提出一種顯示裝置的像素電路，其包括第一存儲(chǔ)組件及開(kāi)關(guān)組件。第一存儲(chǔ)組件具有第一端及第二端，用以存儲(chǔ)像素信號(hào)，其中第一存儲(chǔ)組件的第一端接收像素信號(hào)，第一存儲(chǔ)組件的第二端耦接第一電壓。開(kāi)關(guān)組件由多個(gè)開(kāi)關(guān)組成，其包括第一開(kāi)關(guān)及第二開(kāi)關(guān)。第一開(kāi)關(guān)具有輸入端及輸出端，并依據(jù)第一信號(hào)而導(dǎo)通，其中第一開(kāi)關(guān)的輸入端耦接數(shù)據(jù)線，第一開(kāi)關(guān)的輸出端耦接第一存儲(chǔ)組件。第二開(kāi)關(guān)具有輸入端及輸出端，并依據(jù)第二信號(hào)而導(dǎo)通，其中第二開(kāi)關(guān)的輸入端耦接數(shù)據(jù)線，第二開(kāi)關(guān)的輸出端耦接第一存儲(chǔ)組件。

在本發(fā)明的一個(gè)實(shí)施例中，所述第一開(kāi)關(guān)及第二開(kāi)關(guān)分別為NMOS晶體管及PMOS晶體管。

在本發(fā)明的一個(gè)實(shí)施例中，像素電路進(jìn)一步包括多路復(fù)用器，其依據(jù)掃描信號(hào)產(chǎn)生第一信號(hào)及第二信號(hào)。并且，第一開(kāi)關(guān)及第二開(kāi)關(guān)依據(jù)第一信號(hào)及第二信號(hào)而同步導(dǎo)通。