[發(fā)明專利]一種帶波形修正ROM的DDS電路結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 200910091965.5
• 申請日: 2009-09-02
• 公開（公告）號: CN102006067A
• 公開（公告）日: 2011-04-06
• 發(fā)明（設(shè)計）人: 陳高鵬;吳旦昱;陳建武;金智;武錦;劉新宇
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: H03L7/24
• 分類號: H03L7/24;H03L1/02
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 周國城

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路設(shè)計技術(shù)領(lǐng)域，尤其涉及一種帶波形修正ROM(Read-Only-Memory)的直接數(shù)字頻率綜合器(DDS)電路結(jié)構(gòu)。

背景技術(shù)

直接數(shù)字頻率合成器(Direct?Digital?frequency?Synthesizer，DDS)是一種頻率合成器，其直接采用數(shù)字技術(shù)將正弦波形的相位信息轉(zhuǎn)換為幅度信息，具有頻率分辨率高、頻率切換速度快并且在頻率切換時保持輸出波形相位連續(xù)等優(yōu)點。DDS被廣泛地應(yīng)用于通信、雷達、信號處理以及電子對抗等各種軍民用用途。

傳統(tǒng)的DDS電路結(jié)構(gòu)框圖如圖1所示，其中包括N-bit累加器11、正弦波形存儲ROM?12、線性DAC?13、低通濾波器14以及時鐘分配網(wǎng)絡(luò)15等子電路。相位累加器11在時鐘頻率f_c的控制下以N-bit寬度頻率控制字所代表的十進制數(shù)K作累加運算，輸出N-bit寬度二進制格式數(shù)據(jù)作為波形存儲ROM?12的索引地址；波形存儲ROM?12將相應(yīng)地址上存儲的M-bit寬度正弦波形幅度數(shù)據(jù)輸出到M-bit線性數(shù)摸轉(zhuǎn)換器(DAC)13；線性DAC?13將ROM中存儲的波形數(shù)據(jù)轉(zhuǎn)換為階梯波形，然后再經(jīng)過低通濾波器14之后得到合成的頻率為f_o的正弦波形信號。輸出信號頻率f_o與時鐘頻率f_c的關(guān)系為：f_o＝K·f_c/2^N。

在傳統(tǒng)DDS結(jié)構(gòu)中，波形存儲ROM?12是電路功耗、速度的主要瓶頸，并且是電路中占用面積最大的單元。為了減小DDS中波形存儲ROM的電路面積，通常有兩種辦法：一為對相位進行截斷，即將N-bit累加器輸出的N-bit寬度數(shù)據(jù)(即ROM的地址)的低m-bit截去而保留高(N-m)-bit作為ROM的地址，這樣可以將ROM的地址數(shù)目從2^N減小為2^N-m，同時對輸出波形質(zhì)量只有較小的惡化；二為對ROM中存儲數(shù)據(jù)進行壓縮，比如利用正弦波形的對稱性將ROM中的數(shù)據(jù)壓縮為原先的四分之一，或者別的高級壓縮算法，如常用的Sunderland結(jié)構(gòu)、Nicholas結(jié)構(gòu)及泰勒級數(shù)線性插值結(jié)構(gòu)等等，可以有效減小波形存儲ROM的面積。但是，這些都不能從根本上解決傳統(tǒng)DDS電路中波形存儲ROM帶來的功耗、速度和面積問題，僅僅是對原先問題的有限緩解。

發(fā)明內(nèi)容

(一)要解決的技術(shù)問題

有鑒于此，本發(fā)明的主要目的在于提供一種不需要波形存儲ROM的DDS電路結(jié)構(gòu)，以徹底消除波形存儲ROM對DDS電路功耗、速度及面積的限制。

(二)技術(shù)方案

為達到上述目的，本發(fā)明該變了傳統(tǒng)DDS的電路結(jié)構(gòu)，提供了一種帶波形修正ROM的DDS電路結(jié)構(gòu)，該結(jié)構(gòu)包括依次連接的流水線累加器、異或邏輯單元、溫度計編碼器、正弦加權(quán)非線性DAC和Gilbert乘法器單元，其中，所述流水線累加器還連接于所述Gilbert乘法器單元，所述異或邏輯單元還通過波形修正ROM和R-2R電阻網(wǎng)絡(luò)線性DAC連接于所述Gilbert乘法器單元。

上述方案中，所述流水線累加器是一個N-bit流水線累加器，用于將輸入的N-bit頻率控制字進行累加操作，在每個時鐘周期內(nèi)得到一個累加結(jié)果輸出給所述異或邏輯單元和所述Gilbert乘法器單元。

上述方案中，所述異或邏輯單元是一個(N-2)-bit寬度異或邏輯運算陣列，用于將累加器輸出的N-bit結(jié)果中的低(N-2)-bit數(shù)據(jù)分別各自與第二高位數(shù)據(jù)2nd-MSB進行異或邏輯操作，將得到的(N-2)-bit寬度結(jié)果數(shù)據(jù)輸出給所述溫度計編碼器和所述波形修正ROM。

上述方案中，該異或邏輯運算陣列實現(xiàn)了正弦波形從單調(diào)遞增的第一象限到單調(diào)遞減的第二象限的擴展。

上述方案中，所述溫度計編碼器用于將異或邏輯單元輸出的(N-2)-bit寬度的二進制編碼格式數(shù)據(jù)之中的高M-bit編碼為[2^M-1]-bit寬度的溫度計編碼格式數(shù)據(jù)，并將得到的結(jié)果輸出給所述正弦加權(quán)非線性DAC。

上述方案中，所述波形修正ROM，用于存儲[2^M*2^K*K]-bit數(shù)據(jù)，對由所述溫度計編碼器和所述正弦加權(quán)非線性DAC所產(chǎn)生正弦波形進行修正，使正弦波形的精度更高，然后將得到的結(jié)果輸出給所述R-2R電阻網(wǎng)絡(luò)線性DAC。

上述方案中，所述正弦加權(quán)非線性DAC包括[2^M-1]個電流源，每個電流源的開關(guān)分別由所述溫度計編碼器輸出的[2^M-1]-bit寬度的溫度計編碼格式數(shù)據(jù)中的對應(yīng)位所控制，并且電流源的電流值是正弦加權(quán)的。