[發(fā)明專(zhuān)利]控制器件閾值電壓的CMOSFETs結(jié)構(gòu)及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200910087807.2
• 申請(qǐng)日: 2009-06-26
• 公開(kāi)（公告）號(hào): CN101930979A
• 公開(kāi)（公告）日: 2010-12-29
• 發(fā)明（設(shè)計(jì)）人: 王文武;朱慧瓏;陳世杰;陳大鵬
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類(lèi)號(hào): H01L27/092
• 分類(lèi)號(hào): H01L27/092;H01L29/423;H01L29/49;H01L29/51;H01L21/8238;H01L21/28;H01L21/283
• 代理公司: 中科專(zhuān)利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 周?chē)?guó)城

1.一種利用柵疊層結(jié)構(gòu)控制器件閾值電壓的CMOSFETs結(jié)構(gòu)，其特征在于，該結(jié)構(gòu)包括：

硅襯底；

在硅襯底上生長(zhǎng)的SiO₂界面層；

在SiO₂界面層上沉積的高k柵介質(zhì)層；

在高k柵介質(zhì)層上沉積的極薄金屬層；

在極薄金屬層結(jié)構(gòu)上沉積的高k柵介質(zhì)層；

在高k柵介質(zhì)疊層結(jié)構(gòu)上沉積的金屬柵層。

2.根據(jù)權(quán)利要求1所述的利用柵疊層結(jié)構(gòu)控制器件閾值電壓的CMOSFETs結(jié)構(gòu)，其特征在于，所述SiO₂界面層的厚度為0.3～1nm。

3.根據(jù)權(quán)利要求1所述的利用柵疊層結(jié)構(gòu)控制器件閾值電壓的CMOSFETs結(jié)構(gòu)，其特征在于，所述極薄金屬層是被沉積于兩層或多層同類(lèi)或不同類(lèi)的高k柵介質(zhì)中間，所使用的沉積方法包括，物理沉積、化學(xué)氣相沉積或原子層沉積。

4.根據(jù)權(quán)利要求1所述的利用柵疊層結(jié)構(gòu)控制器件閾值電壓的CMOSFETs結(jié)構(gòu)，其特征在于，對(duì)NMOS器件和PMOS器件，極薄金屬層的材料不同，對(duì)于NMOS器件，極薄金屬層的材料包括稀土金屬Y、La、Dy、和Gd中的任一種；對(duì)PMOS器件，極薄金屬層的材料包括金屬Al、Mg和Hf中的任一種。

5.根據(jù)權(quán)利要求1所述的利用柵疊層結(jié)構(gòu)控制器件閾值電壓的CMOSFETs結(jié)構(gòu)，其特征在于，所述高k柵介質(zhì)層包含一層高k柵介質(zhì)結(jié)構(gòu)或多層高k柵介質(zhì)結(jié)構(gòu)。

6.根據(jù)權(quán)利要求1所述的利用柵疊層結(jié)構(gòu)控制器件閾值電壓的CMOSFETs結(jié)構(gòu)，其特征在于，所述金屬柵層包含一層?xùn)烹姌O結(jié)構(gòu)或多層?xùn)烹姌O結(jié)構(gòu)，是TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuO_x、RuTa_x、HfRu_x、多晶硅和金屬硅化物中的至少一種或多種的組合。

7.根據(jù)權(quán)利要求1所述的利用柵疊層結(jié)構(gòu)控制器件閾值電壓的CMOSFETs結(jié)構(gòu)，其特征在于，所述高k柵介質(zhì)層是HfO₂、HfSiO_x、HfON、HfSiON、HfAlO_x、Al₂O₃、ZrO₂、ZrSiO_x、Ta₂O₅、La₂O₃、HfLaO_x、LaAlO_x和LaSiO_x中的至少一種，或者是HfO₂、HfSiO_x、HfON、HfSiON、HfAlO_x、Al₂O₃、ZrO₂、ZrSiO_x、Ta₂O₅、La₂O₃、HfLaO_x、LaAlO_x和LaSiO_x中至少一種的氮化物、氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiN_x和SiON中的至少一種或多種的組合。

8.一種利用柵疊層結(jié)構(gòu)控制器件閾值電壓的CMOSFETs結(jié)構(gòu)的制造方法，其特征在于，該方法包括：

在硅襯底上生長(zhǎng)SiO₂界面層；

在SiO₂界面層上沉積高k柵介質(zhì)層；

在高k柵介質(zhì)層上沉積極薄金屬層，形成高k柵介質(zhì)層/極薄金屬層結(jié)構(gòu)；

在高k柵介質(zhì)層/極薄金屬層結(jié)構(gòu)上沉積高k柵介質(zhì)層，形成高k柵介質(zhì)層/極薄金屬層/高k柵介質(zhì)疊層結(jié)構(gòu)；

在高k柵介質(zhì)層/極薄金屬層/高k柵介質(zhì)疊層結(jié)構(gòu)上沉積金屬柵層；

涂膠和刻蝕，形成利用柵疊層結(jié)構(gòu)控制器件閾值電壓的CMOSFETs結(jié)構(gòu)。