[發明專利]一種多通道DMA控制器

有效

• 申請號: 200910080751.8
• 申請日: 2009-03-27
• 公開（公告）號: CN101504633A
• 公開（公告）日: 2009-08-12
• 發明（設計）人: 李曉強
• 申請（專利權）人: 北京中星微電子有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 北京億騰知識產權代理事務所
• 代理人: 陳 霽

技術領域

本發明涉及DMA控制器，尤其涉及一種多通道DMA控制器。

背景技術

隨著片上系統(SOC)的發展，一顆芯片內所集成的模塊也越來越多， 其對內存訪問的需求也越來越高。因此，為芯片內的模塊提供一種簡單統 一的內存訪問機制對于芯片設計的效率，可靠性，復用性都顯得越來越重 要。一般來說，高速模塊大多采用先進高性能總線(Advanced High-performance?Bus，AHB)之類的總線來訪問內存，而低速模塊大多通 過直接存儲器訪問(direct?memory?access，DMA)方式來訪問內存。DMA 方式也用于存儲器與存儲器之間或者外設與存儲器之間進行直接數據訪 問。

圖1是現有技術的片上系統中低速模塊訪問內存的結構示意圖。如圖 1所示，在采用AMBA(Advanced?Microcontroller?Bus?Architecture)總線的 片上系統中，每個DMA請求模塊都有一個對應的DMA控制器，每個DMA 控制器都有一條能直接訪問內存的總線。當低速模塊需要進行DMA傳輸 時，它向其對應的DMA控制器發出DMA請求信號。DMA控制器接收到 DMA請求信號之后，向總線仲裁器發出總線請求信號。總線仲裁器接收到 總線請求信號之后，如果此時總線仲裁器沒有更高優先級的總線請求，會 在當前總線周期結束之后，向DMA控制器發出DMA響應信號，將將總線 控制權交由DMA控制器進行控制，當DMA控制器獲得總線使用權之后， 開始進行DMA傳輸。在DMA傳輸之前，處理器需要對DMA控制器中的 控制寄存器進行配置，即獲得DMA傳輸的控制信息和對傳輸參數進行初始 化。DMA控制器采用APB(Advanced?Peripheral?Bus，先進外圍總線)從低 速DMA請求模塊中讀取數據，然后再通過AHB(Advanced?High?performance Bus，先進高性能總線)等高速總線來訪問內存，即DMA控制器和低速DMA 請求模塊之間的數據傳輸采用APB之類的低速總線，而DMA控制器和內 存之間的數據傳輸采用AHB之類的高速總線。

由于一顆SOC芯片中要求DMA傳輸的低速模塊的數目可能比較多， 每個DMA模塊都通過總線連到總線仲裁器，導致較多的總線直接連接到總 線仲裁器，使得總線仲裁器有不必要的開銷；此外，每一個DMA控制器與 總線仲裁器之間的總線訪問接口中都需要一個單獨的先入先出存儲單元 (FIRST?IN?FIRST?OUT，FIFO)，這些存儲單元無法在多個低速模塊之間 共享，從而在一定程度上增加了存儲器開銷。

發明內容

有鑒于此，本發明提供了一種多通道DMA控制器，能夠減少總線開銷 和存儲器開銷，并具有很好的重用性。

本發明提供一種多通道DMA控制器，包括：

多個DMA通道模塊，所述每個DMA通道模塊包括：

數據緩沖存儲及其控制模塊，和外部DMA請求設備通信，用于進行 DMA數據傳輸；以及

控制寄存器模塊，包括一組控制寄存器，與所述數據緩沖存儲及其控 制模塊通信，用于根據所述控制寄存器中預配置的數據對所述數據緩 沖存儲及其控制模塊的DMA數據傳輸進行控制；

多路復用模塊，與所述每個DMA通道模塊中的數據緩沖存儲及其控制 模塊通信，用于把所述多個DMA通道模塊的DMA數據傳輸進行多路復用 后連接到外部總線接口。

進一步地，所述數據緩沖存儲及其控制模塊包括：

第一緩沖存儲模塊，用于存儲DMA數據傳輸中的數據；

緩沖存儲控制模塊，用于控制把來自外部DMA請求設備的數據寫入所述第 一緩沖存儲模塊，并在所述第一緩沖存儲模塊中的數據達到一定容量時， 產生寫請求信號，并把所述寫請求信號經所述總線多路復用模塊傳輸到外 部總線接口；也用于控制把所述第一緩沖存儲模塊中的數據讀出后送到外 部DMA請求設備，并在所述第一緩沖存儲模塊中的數據達到一定容量時， 產生讀請求信號，并把所述讀請求信號經所述多路復用模塊傳輸到外部總 線接口。

進一步地，所述每個DMA通道模塊還包括：

DMA接口信號處理模塊，外部DMA請求設備通過所述DMA接口信 號處理模塊與所述數據緩沖存儲及其控制模塊通信，所述DMA接口信號處 理模塊用于同步所述外部DMA請求設備和所述DMA接口信號處理模塊之 間的DMA接口信號。