[發明專利]基于同步冗余線程與編碼技術的抗單粒子效應系統及方法

有效

• 申請號: 200910078908.3
• 申請日: 2009-02-27
• 公開（公告）號: CN101551764A
• 公開（公告）日: 2009-10-07
• 發明（設計）人: 和平;于立新;郝麗
• 申請（專利權）人: 北京時代民芯科技有限公司;中國航天時代電子公司第七七二研究所
• 主分類號: G06F11/00
• 分類號: G06F11/00;G06F11/14;G06F9/38
• 代理公司: 中國航天科技專利中心
• 代理人: 安 麗

技術領域

本發明涉及一種抗單粒子效應的系統及其實現方法。

背景技術

近年來，隨著工藝發展，器件尺寸越來越小、工作電壓越來越低，單粒子效應變得越來越嚴來越嚴重。尤其是隨著時鐘頻率的增加，SET所導致的錯誤率成線性增加，甚至超過SEU，從而限制了處理器系統時鐘頻率的增加。研究表明，SET的脈寬數量級為350ps～1.3ns，所以當脈寬超過1ns，時鐘頻率就被限制在1GHz以下，否則將可能發生SET效應。另一方面，超深亞微米工藝下，存儲電路發生多位翻轉的概率增加，處理器進行抗單粒子效應的設計顯得十分重要。

針對處理器來進行抗輻射研究，處理器內部電路從類型上可以分為存儲電路(時序電路)和組合電路，其中存儲電路主要是寄存器堆和cache，以及處理器內部中間寄存器，組合電路最主要集中在流水線，因為運算電路和關鍵數據通道主要集中在流水線部件上。因此，針對處理器的抗輻射研究，需要將重點放在處理器的存儲電路和流水線電路上。

目前，從系統邏輯級進行抗輻射研究，針對處理器中存儲電路抗單粒子翻轉主要采用如下方法：對Cache糾檢錯，一般使用奇偶校驗碼檢測出錯誤，然后通過強制cache訪問缺失而讀入外部存儲器對應的單元內容重新填充來糾正單粒子翻轉錯誤，由于奇偶校驗碼簡單，不會對cache訪問時序有大的影響，因此，通過該方法就能比較好的解決cache單粒子翻轉錯誤。對于處理器內部中間寄存器抗輻射設計，一般使用三模冗余表決方式，加以解決。對寄存器堆抗輻射設計，使用糾1檢2的漢明碼。對處理器中組合電路的抗單粒子瞬變，主要采用算術碼方法(如剩余碼和AN碼)和冗余方法。該方法主要適合時序要求不高算法比較簡單的算法，不同類型算法(如乘法、加法)需要不同的算術碼。冗余方法主要是對整個組合電路采用雙模或三模冗余，通過對結果進行比較表決來檢測是否發生了單粒子瞬變錯誤。

隨著處理器及集成電路工作頻率和集成度大幅提高，以及實際應用中對功耗和面積越來越敏感，上述設計技術中所使用的糾檢錯編碼方法，如果直接附加在對頻率敏感的寄存器堆訪問機制中，會成為整個電路頻率的制約因素。而直接用兩模或多模電路冗余方法則導致集成電路功耗和面積顯著增加。因此，為了克服傳統方法和技術的缺點，近年來利用同步多線程技術SMT(Simultaneous?Multithreading)構成雙冗余線程來抗單粒子效應成為一種新方法的研究熱點。該方法主要利用多線程具有的性能潛在優勢和冗余粒度相對較小(只與內部流水線執行相關的資源才需要冗余)的特點，來減小抗單粒子效應對性能和面積的負面影響。冗余線程中，兩個線程各自擁有自己的執行流水線，一個稱之為前導線程(Leading?Thread)，一個稱之為跟蹤線程(TrailingThread)，二者冗余地執行同一個程序代碼，執行完成后比較結果。

但該方法有以下缺點：

一是只能糾檢組合電路的單粒子瞬變SET錯誤，而無法糾檢處理器中單粒子翻轉SEU錯誤；二是這種方法的兩個線程需要整個流水線冗余，需要在存儲器級和寫回級設置前導線程執行結果保存緩沖區，以便跟蹤線程的結果與前導線程結果比較；三是為了保存兩個線程糾錯時回轉到所執行程序段的起始位置，需要設置一個較大的保存回轉現場緩沖區。四是前導線程和跟蹤線程之間產生空閑時間，而這個空閑時間可能會影響到整體的性能，如專利號為CN200480039553，名為使用推測性存儲器支持來管理用于冗余線程系統中故障檢測的外部存儲器更新，所描述的同步和冗余線程體系結構，這種方法在設計時需要考慮空閑時間的上限。

因此，這種全流水線冗余方式就需要多個緩沖區，這樣就大大增加了系統的硬件開銷，更重要的是，緩沖區這種存儲電路對單粒子翻轉非常敏感，會使得在解決了組合電路單粒子瞬變SET問題的同時，帶來了單粒子翻轉的隱患。

發明內容

本發明的技術解決問題是：克服現有技術的不足，提供一種基于同步冗余線程與編碼技術的抗單粒子效應系統及方法，該系統及方法通過將同步冗余線程與編碼技術結合，采用部分冗余，以相對較小的代價，檢測和糾正處理器寄存器堆單粒子翻轉SEU、組合電路單粒子瞬變SET，提高處理器的可靠性。

本發明系統的技術解決方案是：基于同步冗余線程與編碼技術的抗單粒子效應系統，包括取指模塊、線程選通模塊、譯碼模塊I、執行模塊I、譯碼模塊II、執行模塊II、檢錯電路I、檢錯電路II、寄存器堆I、寄存器堆II，比較模塊、存儲模塊和系統控制器；

取指模塊，根據系統控制器的從命中的CACHE或是從外部存儲器中讀取指令，并將讀取的指令緩存；