[發明專利]可實現頻段選擇的自校正鎖相環頻率綜合器

有效

• 申請號: 200910077363.4
• 申請日: 2009-02-19
• 公開（公告）號: CN101814917A
• 公開（公告）日: 2010-08-25
• 發明（設計）人: 黃水龍;王小松;張海英
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H03L7/18
• 分類號: H03L7/18;H03L7/085;H03L7/099;H03L7/187
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

技術領域

本發明涉及無線收發機中頻率綜合器設計技術領域，特別涉及一種可 實現頻段選擇的自校正鎖相環頻率綜合器。

背景技術

鎖相環頻率綜合器是無線收發機設計中的一個關鍵模塊，它輸出一系 列高精度頻率信號，為收發機的頻率變換提供本振信號。常用的鎖相環頻 率綜合器結構如圖1所示，由依次連接的鑒相鑒頻器、電荷泵、環路濾波 器、壓控振蕩器和連接在鑒相鑒頻器輸入端和壓控振蕩器輸出端之間的分 頻器構成。鎖相環頻率綜合器中壓控振蕩器結構如圖2所示，由諧振電感 L1、L2、變容管Cvar1、Cvar2以及一個由PMOS管M1和M2交叉耦合 構成的負阻放大器組成，電感L1、L2和變容管Cvar1、Cvar2構成LC振 蕩器，負阻放大器提供振蕩所需的能量，振蕩器頻率的變化是通過改變變 容管的電容值實現，模擬控制電壓來自低通濾波器的輸出。

鎖相環頻率綜合器的工作原理為：鑒相鑒頻器比較輸入信號fref和 fdiv信號的頻差和相差，輸出一個頻/相差信號，當fref信號領先fdiv信號 時，輸出U信號，或者當fref信號落后fdiv信號時，輸出D信號，這里 相差信號的寬度代表兩個輸入信號差值的幅值。電荷泵產生一定數量的等 效于相差信號的電荷。環路濾波器把輸入電荷轉化成壓控振蕩器的控制電 壓，控制電壓升高或者降低是依賴于相差信號(U或者D信號)。壓控振 蕩器的周期輸出信號的頻率是輸入電壓的函數。分頻器是反饋路徑上的模 塊，可以是整數型或者分數型，其主要作用是提供環路的反饋系數。

采用上述結構的鎖相環頻率綜合器由于理論和技術最為成熟、設計所 用的電路比較簡單，因此一直以來應用最為廣泛，但該結構仍然存在問題， 即由于工藝、溫度以及偏置等的影響，壓控振蕩器的輸出頻率會偏離設計 值。為了解決這個問題，一種方法是通過在出廠之前經過手動校正來校正 輸出頻率值，該辦法效率很低，增加了鎖相環的成本，限制了鎖相環的應 用范圍。另外一種辦法是使得壓控振蕩器設計的頻率工作范圍遠大于實際 所需要的頻率工作范圍。這種方法將增加壓控振蕩器增益。大的增益使得 壓控振蕩器對輸入調制噪聲更加敏感，放大了環路中的電荷泵的紋波噪 聲，環路濾波器的熱噪聲等。

在無線收發機越來越走向單芯片設計過程中，上述因素制約了傳統鎖 相環頻率綜合器的高度集成，無法實現單芯片設計以節約成本。因此，開 發新型結構的頻率綜合器以適應單芯片集成就成了一個很緊迫的問題。

發明內容

(一)要解決的技術問題

有鑒于此，本發明的主要目的在于克服傳統鎖相環頻率綜合器在單芯 片集成中存在的問題，提供一種可實現頻段選擇的自校正鎖相環頻率綜合 器，當上電復位或者分頻比改變的時候，能自動地選擇一條適宜的壓控振 蕩器工作曲線。本發明使得壓控振蕩器能在較低的增益下獲得較寬的頻率 校正范圍，有利于提高噪聲性能和單芯片集成。

(二)技術方案

為達到上述目的，本發明提供了一種可實現頻段選擇的自校正鎖相環 頻率綜合器，由鎖相環路和自校正環路構成，其中，鎖相環路由鑒相鑒頻 器、電荷泵、環路濾波器、壓控振蕩器和分頻器依次連接而成，自校正環 路由鑒相鑒頻器、觸發器、控制器、壓控振蕩器和分頻器依次連接而成， 且分頻器的輸出端連接于鑒相鑒頻器的輸入端，鑒相鑒頻器的輸入端接收 輸入參考信號(fref)和反饋信號(fdiv)，鎖相環路和自校正環路共用鑒 相鑒頻器、壓控振蕩器和分頻器；

其中，所述觸發器用來判斷參考信號是領先還是滯后分頻器反饋信 號，當參考信號(fref)領先反饋信號(fdiv)時，輸出U為高，將被緊接 著的反饋信號(fdiv)的上升沿復位；當反饋信號(fdiv)領先參考信號(fref) 時，輸出D為高，將被緊接著的參考信號(fref)的上升沿復位；觸發器 的時鐘輸入為D信號，而觸發端輸入為U信號；因為鑒相鑒頻器中存在 復位延時，每個工作周期，U信號和D信號存在同時為高，然后被復位信 號復位的短脈沖，這使得觸發器的時鐘輸入端有輸入時鐘；當U信號領先 D信號，觸發器輸出信號為高，當U信號滯后D信號時，觸發器輸出信 號為低；觸發器的輸出信號作為控制器輸入信號，用來決定壓控振蕩器的 控制字；