[發(fā)明專利]一種嵌入式智能聲探測系統(tǒng)

有效

• 申請?zhí)枺?/td>: 200910072956.1
• 申請日: 2009-09-23
• 公開（公告）號: CN101650436A
• 公開（公告）日: 2010-02-17
• 發(fā)明（設計）人: 卞紅雨;張志剛;沈鄭燕;周志娟;丁猛
• 申請（專利權）人: 哈爾濱工程大學
• 主分類號: G01S15/89
• 分類號: G01S15/89;G01S7/52
• 代理公司: 暫無信息
• 代理人: 暫無信息

(一)技術領域

本發(fā)明涉及水聲探測技術和信號處理技術領域，具體涉及一種嵌入式智能聲 探測系統(tǒng)。

(二)背景技術

聲波是一種水下傳輸各種信息的有效載體。水聲探測技術是利用聲波在水下 的傳播特性，接收水下目標發(fā)出或反射的聲信號，經(jīng)過信號放大處理給出目標的 距離、方位等信息。隨著水下機器人技術的蓬勃發(fā)展，應用于水下無人潛器的小 平臺聲探測系統(tǒng)也不斷地發(fā)展。對于具有自主航行與自主作業(yè)能力的智能水下機 器人，其探測聲納必須具備較高的分辨率，并要在無人干預條件下完成對目標自 動探測定位。而高分辨率提高了系統(tǒng)需要處理的數(shù)據(jù)量，復雜的信號處理與目標 識別需要采用實時的多任務管理。

目前，水下聲探測系統(tǒng)通常采用通用信號處理平臺，配以通用操作系統(tǒng)下的 顯示程序供用戶使用，這類系統(tǒng)可以實現(xiàn)高分辨率的探測應用，但實時性差，需 要用戶識別目標或進行二次開發(fā)。例如美國RESON公司生產的SeaBat6012聲納 就是一個典型的前視多波束圖像聲納，該系統(tǒng)通過監(jiān)視器給出目標和水下環(huán)境情 況；中國知網(wǎng)CNKI數(shù)據(jù)庫中公開的《多波束前視聲吶在潛器避障中的應用研究》 中采用工業(yè)PC104處理機進行應用開發(fā)。但應用于水下無人潛器的小平臺聲探 測系統(tǒng)需要實時運行，根據(jù)目標信息不斷調整作業(yè)狀態(tài)，以實現(xiàn)航行任務。與通 用信號處理平臺相比，高速數(shù)字信號處理器件在大吞吐量數(shù)據(jù)的實時處理方面有 較大的優(yōu)勢。對于未知水下環(huán)境中高分辨率聲圖像，高速信號處理器更適合復雜 的信息處理。

(三)發(fā)明內容

本發(fā)明的目的在于提供一種集成度高，功耗低，無人自動運行，具有實時處 理高分辨率聲納數(shù)據(jù)能力的一種嵌入式智能聲探測系統(tǒng)。

本發(fā)明的目的是這樣實現(xiàn)的：

本發(fā)明的嵌入式智能聲探測系統(tǒng)裝配在水下無人潛器的電子艙中，其組成包 括嵌入式操作系統(tǒng)1、聲納圖像處理模塊4、擴展接口6、PCI總線接口9、聲納信 號模數(shù)轉換模塊10與網(wǎng)絡接口模塊11、連接模擬聲納信號的BNC同軸電纜12 和連接數(shù)字聲納信號的網(wǎng)絡電纜13；聲納信號由模數(shù)轉換模塊10或網(wǎng)絡接口模 塊11接入聲納圖像處理模塊4，擴展接口6、PCI總線接口9與聲納圖像處理模塊4 電信號互連，聲納圖像處理模塊4連接嵌入式操作系統(tǒng)1。

本發(fā)明還可以包括這樣一些特征：

1、所述的嵌入式操作系統(tǒng)1包括：實時操作系統(tǒng)VxWorks內核2和板級支 持包BSP?3。

2、所述的聲納圖像處理模塊4包括：嵌入式控制器ARM?5、可編程邏輯器件 FPGA?7和高性能信號處理器DSP?8；其中，模數(shù)轉換模塊10與FPGA?7由電信號 連接，網(wǎng)絡接口模塊11與DSP?8由電信號連接；ARM?5、FPGA?7和DSP?8由電 信號相互連接；PCL總線接口9從DSP?8擴展，由電信號互連；擴展接口6從ARM 5擴展，由電信號互連，是系統(tǒng)的控制與顯示接口；VxWorks內核2和板級支 持包BSP?3的工作載體是嵌入式控制器ARM?5，并燒寫在ARM?5的擴展非易失 存儲器上。

3、所述的嵌入式控制器ARM?5包括：SDRAM114、以太網(wǎng)物理層芯片15、 調試串口16、多媒體存儲卡接口17、FLASH118和串口RS232擴展芯片19； 其中，嵌入式控制器ARM?5通過外部總線接口EBI與DSP?8的主機接口HPI連 接，在控制上形成主從關系；通過外部總線接口EBI與FPGA?7由電信號連接； 擴展接口6由以太網(wǎng)物理層芯片15、調試串口16和串口RS232擴展芯片19 三個接口組成。

4、所述的高性能信號處理器DSP?8包括：FL?ASH220和SDRAM221；其 中，DSP?8通過片上主機接口HP?I與ARM?5由電信號連接；DSP?8通過片上外 部存儲器接口EMIFA分別與SDRAM221、FPGA?7由電信號連接；DSP?8通過 外部存儲器接口EMIFB分別與FLASH220、網(wǎng)絡接口模塊11由電信號連接； DSP?8通過片上PCI主從接口擴展PCL總線接口9。

5、所述的聲納信號模數(shù)轉換模塊10包括：分離幀同步信號22、模數(shù)轉 換23和放大濾波24；其中，分離幀同步信號22與FPGA?7由電信號連接； 模數(shù)轉換23、放大濾波24和FPGA?7由電信號依次連接。

6、所述的可編程邏輯器件FPGA?7分別與ARM?5、DSP?8和模數(shù)轉換模塊10 的控制信號和數(shù)據(jù)信號由電信號連接。