[發明專利]溝槽的填充方法有效
| 申請號: | 200910057115.3 | 申請日: | 2009-04-23 |
| 公開(公告)號: | CN101872739A | 公開(公告)日: | 2010-10-27 |
| 發明(設計)人: | 彭虎;謝烜;季偉;繆燕 | 申請(專利權)人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762;H01L21/764;H01L21/316;C23C16/44;C23C16/40 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 顧繼光 |
| 地址: | 201206 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 溝槽 填充 方法 | ||
技術領域
本發明涉及一種半導體集成電路制造工藝,特別是涉及一種溝槽的填充工藝。
背景技術
采用APCVD(常壓化學氣相淀積)工藝或SACVD(亞常壓化學氣相淀積)工藝、以TEOS(正硅酸乙酯,分子式為Si(C2H5O)4)和O3(臭氧)進行反應淀積出的SiO2(二氧化硅)薄膜具有非常好的保形性,被廣泛的用于半導體集成電路中的溝槽填充。但是,APCVD?TEOS-O3SiO2薄膜(即以APCVD工藝、以TEOS和O3為原料淀積的SiO2薄膜)和SACVD?TEOS-O3SiO2薄膜(即以SACVD工藝、以TEOS和O3為原料淀積的SiO2薄膜)在后續的高溫爐退火工藝中具有很大的收縮率,這會在SiO2和Si(硅)之間產生較大的應力,導致SiO2薄膜開裂。
作為一種改進,APCVD或SACVD?TEOS-O3SiO2薄膜通常和別的SiO2薄膜結合起來淀積,從而減小SiO2和Si之間的張應力。例如在0.35μm和0.6μm的淺溝槽隔離(STI)工藝中使用APCVD或SACVD?TEOS-O3SiO2薄膜結合PECVD(等離子體增強化學氣相淀積)TEOS-O2(氧氣)SiO2薄膜(即以PECVD工藝、以TEOS和O2為原料淀積的SiO2薄膜)的雙層薄膜結構實現溝槽填充。通過兩層SiO2薄膜厚度匹配減小在后續高溫爐退火過程中的熱應力,解決薄膜開裂的問題。
但是,當溝槽尺寸(寬度)增加至1μm以上,溝槽深度增加至3μm以上時,為保證溝槽填充效果,APCVD或SACVD?TEOS-O3SiO2薄膜的淀積需要達到以上的厚度。這樣在后續的高溫爐退火時薄膜收縮更加顯著、熱應力更大,即使結合PECVD?TEOS-O2SiO2薄膜也無法完全避免薄膜開裂的問題。請參閱圖1,最右方的溝槽內所填充的SiO2薄膜發生了破裂。
發明內容
本發明所要解決的技術問題是提供一種溝槽的填充方法,該方法采用APCVD或SACVD?TEOS-O3SiO2薄膜,同時避免了后續高溫爐退火工藝中APCVD或SACVD?TEOS-O3SiO2薄膜開裂的問題。
為解決上述技術問題,本發明溝槽的填充方法,所述溝槽的寬度在1μm以上,溝槽的深度在3μm以上,包括如下步驟:
第1步,在具有溝槽的硅片表面上,采用LPCVD工藝以TEOS為原料淀積一層SiO2;
第2步,在硅片表面上,采用APCVD或SACVD工藝以TEOS和O3為原料再淀積一層SiO2;
第3步,在硅片表面上,采用PECVD工藝以TEOS和O2為原料再淀積一層SiO2。
按照本發明所述方法對溝槽填充后,溝槽內的填充物為多層薄膜結構,在后續高溫爐退火工藝(通常為800~1000℃,最高不超過1050℃)中該多層薄膜結構不會發生破裂。
附圖說明
圖1是SACVD?TEOS-O3SiO2薄膜結合PECVD?TEOS-O2SiO2薄膜填充溝槽、產生薄膜破裂的硅片剖面示意圖;
圖2是本發明溝槽的填充方法的流程圖;
圖3a~圖3d是本發明溝槽的填充方法的各步驟硅片剖面示意圖。
圖中附圖標記說明:
10為溝槽;11為第一填充層;12為第二填充層;13為第三填充層;20為空洞。
具體實施方式
請參閱圖2,本發明溝槽的填充方法具體包括:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹NEC電子有限公司,未經上海華虹NEC電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910057115.3/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





