[發明專利]一種低功耗多模QC-LDPC碼解碼器及其工作方法無效
| 申請號: | 200910054525.2 | 申請日: | 2009-07-08 |
| 公開(公告)號: | CN101604975A | 公開(公告)日: | 2009-12-16 |
| 發明(設計)人: | 向波;鮑丹;黃雙渠;曾曉洋 | 申請(專利權)人: | 復旦大學 |
| 主分類號: | H03M13/11 | 分類號: | H03M13/11 |
| 代理公司: | 上海東亞專利商標代理有限公司 | 代理人: | 蔣支禾 |
| 地址: | 20043*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 功耗 qc ldpc 解碼器 及其 工作 方法 | ||
1.一種低功耗多模QC-LDPC碼解碼器,由輸入輸出緩存、保存中間信息的存儲器陣列、存儲奇偶校驗矩陣H的片上存儲器、算術邏輯運算陣列、互連網絡和主控制器組成,采用部分并行的陣列式結構,其特征在于:所述解碼器系統的并行度為b,b為QC-LDPC展開因子;所述算術邏輯運算陣列包括b路數據恢復器陣列、b路循環移位器、b路搜索器陣列、b路累加器和b路奇偶校驗處理陣列;由6只2選1多路開關選通組成b組橫向處理單元CFU、b組縱向處理單元BFU和b組橫向縱向混合處理單元HFU;
所述b組橫向處理單元CFU由b路數據恢復器陣列、b路循環移位器、b路搜索器陣列、b路累加器和b路奇偶校驗處理陣列組成;
所述b組縱向處理單元BFU由b路數據恢復器陣列、b路循環移位器和b路累加器組成;
所述b組橫向縱向混合處理單元HFU由上述b組橫向處理單元CFU和b組縱向處理單元BFU組合而成。
2.如權利要求1所述的QC-LDPC碼解碼器,其特征在于:所述主控制器采用動態門控時鐘;所述并行度b為127。
3.一種權利要求1和2所述QC-LDPC碼解碼器的工作方法,采用優化的兩步迭代算法,其步驟如下:
步驟1:用接收過來的信道本征信息初始化本征信息存儲器和累加和信息存儲器;用零初始化最小絕對值、差值、最小絕對值索引和符號存儲器;
步驟2:讀取相應信息,按行序串行掃描,更新結果保存到最小絕對值、差值、最小絕對值索引和符號存儲器中;
步驟3:讀取相應信息,按列序串行掃描,更新結果保存到和值信息存儲器中;
步驟4:完成一次迭代解碼后,解碼器利用和值信息做硬判決和奇偶校驗;
步驟5:當判決結果滿足奇偶校驗方程或者達到最大迭代次數,結束迭代譯碼,進入下一步驟;否則,轉入步驟2,再完成一次迭代解碼;
步驟6:程序結束。
4.如權利要求3所述QC-LDPC碼解碼器的工作方法,其特征在于:步驟2所述行序串行掃描的方法是:
步驟21:主控制器首先從存儲器中讀取出某行塊Wrm所需的和值信息;
步驟22:讀取出的Wrm組和值串行通過127階的循環移位器;
步驟23:主控制器從存儲器中一次性讀取出該行塊Wrm對應的127組值集合,包括最小絕對值、差值、符號和最小絕對值索引;
步驟24:讀取出的127組值集合被保留在數據恢復器單元中,并根據子矩陣位置串行恢復出本次橫向更新所需要的Wrm組外信息,每組為127個并行8比特數據;
步驟25:將步驟32和步驟34所得到的Wrm組和值信息和Wrm組外信息串行通過累加器,做Wrm次串行減法操作后得到Wrm組更新的先驗信息,每組為127個并行8比特數據;
步驟26:127個并行的搜索器串行掃描步驟35生成的Wrm組更新的先驗信息,得到該行塊對應的127組更新的值集合,包括最小絕對值、差值、符號和最小絕對值索引;主控制器將這些值集合一次性寫回到存儲器;
步驟27:行序串行掃描結束。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于復旦大學,未經復旦大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910054525.2/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





