[發(fā)明專利]一種納米級(jí)柱狀相變存儲(chǔ)器單元陣列的制備方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200910050396.X
• 申請(qǐng)日: 2009-04-30
• 公開(kāi)（公告）號(hào): CN101546728A
• 公開(kāi)（公告）日: 2009-09-30
• 發(fā)明（設(shè)計(jì)）人: 馮高明;宋志棠;劉波;封松林;萬(wàn)旭東;吳關(guān)平
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所
• 主分類號(hào): H01L21/82
• 分類號(hào): H01L21/82;H01L27/24
• 代理公司: 上海泰能知識(shí)產(chǎn)權(quán)代理事務(wù)所
• 代理人: 黃志達(dá);宋 纓

技術(shù)領(lǐng)域

本發(fā)明屬電子存儲(chǔ)材料納米陣列的制備領(lǐng)域，特別是涉及一種納米級(jí)柱狀相變存儲(chǔ)器單元陣列的制備方法。

背景技術(shù)

基于硫系半導(dǎo)體合金材料的相變存儲(chǔ)器(C-RAM，Chalcogenide?random?access?memory)具有驅(qū)動(dòng)電壓低，功耗小，讀寫(xiě)速度快，存儲(chǔ)密度高，與CMOS標(biāo)準(zhǔn)工藝兼容性好，非揮發(fā)性等突出特點(diǎn)，成為世界各大公司、研究機(jī)構(gòu)的關(guān)注的焦點(diǎn)。自2003年起，國(guó)際半導(dǎo)體工業(yè)協(xié)會(huì)一直認(rèn)為相變存儲(chǔ)器最有可能取代SRAM、DRAM、FLASH等當(dāng)今主流產(chǎn)品而成為下一代非揮發(fā)性半導(dǎo)體存儲(chǔ)器。目前國(guó)際上主要的半導(dǎo)體公司都在致力于相變存儲(chǔ)器的研究開(kāi)發(fā)，主要研究單位有Ovonyx、Intel、Samsung、ST?Micron、Hitachi、AMD等，其中以Sansung最具代表性，他們于2006年利用90nm工藝線成功研制出512M相變存儲(chǔ)器。

要想實(shí)現(xiàn)相變存儲(chǔ)器的產(chǎn)業(yè)化，相變存儲(chǔ)器就必須往高速、高密度、低壓、低功耗方向發(fā)展，以取代現(xiàn)有的存儲(chǔ)技術(shù)。而相變存儲(chǔ)器最核心的部分就是相變材料發(fā)生相變、實(shí)現(xiàn)存儲(chǔ)功能的區(qū)域，也就是與加熱電極接觸的面積大小，因?yàn)槠渲苯記Q定相變存儲(chǔ)器的驅(qū)動(dòng)電壓、功耗以及集成度。另一方面，數(shù)十年來(lái)微電子工藝按照摩爾定律迅速發(fā)展，國(guó)際上許多大公司在研發(fā)45nm、32nm等CMOS工藝線，其制作流程越來(lái)越復(fù)雜，制造成本也越來(lái)越高。本發(fā)明就是針對(duì)如何避免直接使用100nm以下曝光技術(shù)和降低成本，為制備出直徑100nm以下的柱狀相變材料，以及制備新型的納米相變存儲(chǔ)器陣列提出了一種實(shí)用的新方法。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種納米級(jí)柱狀相變存儲(chǔ)器單元陣列的制備方法，該方法不僅避免了直接使用100nm以下曝光技術(shù)的困難，降低了制造成本，更重要的是降低了相變存儲(chǔ)器的操作電流和功耗。

本發(fā)明的一種納米級(jí)柱狀相變存儲(chǔ)器單元陣列的制備方法，包括：

(1)首先在底電極材料襯底上沉積一層厚度為200～400nm金屬薄膜；

(2)在步驟(1)獲得的結(jié)構(gòu)上利用亞微米CMOS標(biāo)準(zhǔn)工藝曝光技術(shù)，制備出直徑為200nm～300nm的光刻膠圖形；

(3)利用反應(yīng)離子刻蝕技術(shù)中O₂氣體，對(duì)光刻膠的形貌進(jìn)行修整，將光刻膠直徑調(diào)整到45nm～55nm；

(4)利用等離子刻蝕的技術(shù)刻蝕金屬薄膜和相變材料的復(fù)合結(jié)構(gòu)形成柱狀電極結(jié)構(gòu)；

(5)最后清洗光刻膠，即得直徑50nm的納米柱狀電極形貌；

(6)在上述直徑50nm以下的柱狀納米陣列上沉積一層絕緣材料覆蓋住(5)所得結(jié)構(gòu)，然后用化學(xué)機(jī)械拋光的方法拋平表面，停留在金屬薄膜上；

(7)在上述結(jié)構(gòu)上沉積電極材料，通過(guò)刻蝕的方法形成上電極圖形，即得納米級(jí)柱狀相變存儲(chǔ)器單元陣列。

步驟(1)中所述的金屬薄膜分上下兩層，下層為厚度100～300nm的相變合金材料，即GeSbTe合金系，SbTe合金系，GeTe合金系，GeSb合金系，SiSbTe合金系，SiTe合金系，SiSb合金系或者以上系列相變材料通過(guò)摻雜N，O，Si，Sn，In形成的合金；上層為厚度100nm的金屬材料，即TiN、Ti、、或W；

步驟(2)中所述的亞微米范圍為0.13um～0.25um；

步驟(6)中所述的絕緣材料為SiO₂、SiNx或Al₂O₃；

步驟(1)和(7)中所述的電極材料為Ti、TiN、W、Al或Cu；

步驟(3)中的刻蝕的方法修整光刻膠掩膜圖形，最終決定了納米柱狀相變材料的直徑；

步驟(4)中的反應(yīng)離子刻蝕的方法形成柱狀相變材料，有利于側(cè)墻光滑度和垂直度好的納米柱狀相變材料。

本發(fā)明利用亞微米(0.13um，0.18um，0.25um等)CMOS標(biāo)準(zhǔn)工藝曝光技術(shù)基礎(chǔ)上，通過(guò)休整光刻膠掩膜的方法，制備出50nm左右的納米柱狀相變材料，從而減小了相變操作單元的面積，降低了相變存儲(chǔ)器的功耗。

有益效果

(1)本發(fā)明不僅避免了直接使用100nm以下曝光技術(shù)的困難，降低了制造成本，更重要的是降低了相變存儲(chǔ)器的操作電流和功耗，為相變存儲(chǔ)器的高速、高密度、低壓、低功耗發(fā)展方向奠定了基礎(chǔ)；

(2)該納米級(jí)柱狀相變存儲(chǔ)器單元不僅適用于制備相變存儲(chǔ)器的相變材料納米陣列，同樣適用于制備其他電子器件特別是納電子器件所需的納米尺度的材料薄膜，具有很大的應(yīng)用價(jià)值。

附圖說(shuō)明