[發(fā)明專利]一種驅(qū)動集成電路及包含該電路的馬達(dá)驅(qū)動器

無效

• 申請?zhí)枺?/td>: 200910008086.1
• 申請日: 2009-03-03
• 公開（公告）號: CN101557221A
• 公開（公告）日: 2009-10-14
• 發(fā)明（設(shè)計）人: 朱樟明;許樂平;石立勇
• 申請（專利權(quán)）人: 深圳市民展科技開發(fā)有限公司
• 主分類號: H03K19/00
• 分類號: H03K19/00;H03K19/094;G05F3/24;H02M3/07
• 代理公司: 北京銀龍知識產(chǎn)權(quán)代理有限公司
• 代理人: 許 靜

1.一種驅(qū)動集成電路，其特征在于，包括：振蕩器電路、電荷泵電路、控制電路、第一驅(qū)動、第二驅(qū)動和H橋驅(qū)動電路；

所述振蕩器電路，用于產(chǎn)生兩相不交疊時鐘信號CP、CN，并輸出所述時鐘信號CP、CN；

所述電荷泵電路，用于接收所述時鐘信號CP、CN，并根據(jù)所述時鐘信號CP、CN的驅(qū)動，將低輸入電壓升壓至高輸出電壓，并輸出所述高輸出電壓；

所述控制電路，用于接收第一輸入信號IN1和第二輸入信號IN2，并產(chǎn)生第一驅(qū)動信號和第二驅(qū)動信號；

所述第一驅(qū)動，用于接收所述高輸出電壓和所述第一驅(qū)動信號，并根據(jù)所述高輸出電壓和所述第一驅(qū)動信號，產(chǎn)生控制所述H橋驅(qū)動電路的高端NMOS晶體管的第一控制信號和第二控制信號，控制所述H橋驅(qū)動電路的高端NMOS晶體管工作在線性區(qū)；

所述第二驅(qū)動，用于接收所述第二驅(qū)動信號，并根據(jù)所述第二驅(qū)動信號，產(chǎn)生控制所述H橋驅(qū)動電路的低端NMOS晶體管的第三控制信號和第四控制信號；

所述H橋驅(qū)動電路由NMOS晶體管組成，在所述第一控制信號、第二控制信號、第三控制信號和所述第四控制信號的控制下輸出一用于提高驅(qū)動能力的驅(qū)動信號。

2.根據(jù)權(quán)利要求1所述的驅(qū)動集成電路，其特征在于：

所述H橋驅(qū)動電路由4個NMOS晶體管組成，所述H橋驅(qū)動電路的NMOS晶體管采用環(huán)柵結(jié)構(gòu)。

3.根據(jù)權(quán)利要求2所述的驅(qū)動集成電路，其特征在于：

所述電荷泵電路采用5級電荷泵結(jié)構(gòu)。

4.根據(jù)權(quán)利要求3所述的驅(qū)動集成電路，其特征在于：

所述電荷泵電路包括第一NMOS晶體管、第二NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、第六NMOS晶體管、第一電容、第二電容、第三電容、第四電容、第五電容和第六電容；?

所述第一NMOS晶體管的柵極和漏極短接后接電源，所述第一NMOS晶體管的源極接所述第一電容的高端和所述第二NMOS晶體管的柵極和漏極；

所述第二NMOS晶體管的源極接所述第二電容的高端和所述第三NMOS晶體管的柵極和漏極；

所述第三NMOS晶體管的源極接所述第三電容的高端和所述第四NMOS晶體管的漏極和柵極；

所述第四NMOS晶體管的源極接所述第四電容的高端和所述第五NMOS晶體管的柵極和漏極；

所述第五NMOS晶體管的源極接所述第五電容的高端和所述第六NMOS晶體管的漏極和柵極；

所述第六NMOS晶體管的源極接所述第六電容的高端和輸出，所述第一電容、第三電容和第五電容的低端連接在一起接所述振蕩器電路的時鐘信號CN，所述第二電容和所述第四電容的低端連接在一起接所述振蕩器電路的時鐘信號CP。

5.根據(jù)權(quán)利要求1至4任一項所述的驅(qū)動集成電路，其特征在于：

所述H橋驅(qū)動電路包括第七NMOS晶體管、第八NMOS晶體管、第九NMOS晶體管和第十NMOS晶體管；

所述第七M(jìn)OS晶體管的柵極接所述第一驅(qū)動的第一控制信號，所述第八NMOS晶體管的柵極接所述第一驅(qū)動的第二控制信號，所述第七NMOS晶體管和所述第八NMOS晶體管的漏極接電源，所述第七NMOS晶體管的源極接第一輸出和所述第九NMOS晶體管的漏極，所述第八NMOS晶體管的源極接所述第十NMOS晶體管的漏極和第二輸出，所述第九NMOS晶體管和所述第十NMOS晶體管的源極接地，所述第九NMOS晶體管的柵極接所述第二驅(qū)動的第三控制信號，所述第十NMOS晶體管的柵極接所述第二驅(qū)動的第四控制信號，所述第一輸出和所述第二輸出組成所述驅(qū)動信號。