[發明專利]半導體器件

有效

• 申請號: 200910007435.8
• 申請日: 2002-10-22
• 公開（公告）號: CN101488366A
• 公開（公告）日: 2009-07-22
• 發明（設計）人: 山岡雅直;石橋孝一郎;松井重純;長田健一
• 申請（專利權）人: 株式會社瑞薩科技
• 主分類號: G11C11/417
• 分類號: G11C11/417;G11C5/14
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 金春實

本申請是申請號為02147101.0、申請日為2002年10月22日、 發明名稱為“半導體器件”的發明專利申請的分案申請。

技術領域

本發明涉及混合裝配邏輯電路和靜態存儲器(SRAM)的半導體器 件。

背景技術

在特開平7-86916號中，公開了在邏輯電路中設置電源開關，給 構成邏輯電路的MOS晶體管加上背面柵極偏壓的構成。此外，在特 開平2000-207884號中，公開了對含有靜態存儲器的應對低電壓動作 的系統LSI的襯底偏壓控制技術。在特開平2001-93275號中公開了在 邏輯電路中設置邏輯電源，在存儲器電路中設置存儲器電源的構成。

現在，人們廣為制造把SRAM電路和邏輯電路集成于同一半導 體芯片上邊的被稱之為系統LSI的半導體集成電路。在這里，所謂 SRAM，指的是含有陣列狀地排列起來的SRAM的存儲單元和用來對 該存儲單元進行存取的外圍電路的、僅僅用該電路就可以作為存儲器 起作用的電路。此外，所謂邏輯電路，指的是含有SRAM或動態存儲 器(DRAM)和非易失性存儲器等的陣列狀排列的存儲單元和用來對存 儲單元進行存取的電路的存儲器電路以外的、對輸入進來的信號實施 特定的處理并進行輸出的電路。因此，即便是在邏輯電路中具有保持 觸發電路等的數據的電路也把它看作是邏輯電路的一部分。

由于對系統LSI的低功耗的要求和LSI中的晶體管已經微細化， 故LSI的電源電壓已降低下來。例如，用0.13微米工藝，可以制造以 電源電壓1.2V動作的LSI。當電源電壓降下來后，MOS晶體管的電 流就會下降，電路性能將劣化。為了抑制該性能劣化，可以制造MOS 晶體管的閾值電壓降低的LSI。

當MOS晶體管的閾值降低后，MOS晶體管的被稱之為亞閾值電 流的漏電流就會增加。漏電流在電路動作時和不動作時不關閉而繼續 流動。在備用狀態的情況下，在SRAM中，雖然未進行讀寫動作，但 是數據仍要繼續保持。因此，在系統LSI的備用狀態下的功耗是電路 中的MOS晶體管的漏電流，當MOS晶體管的閾值電壓下降后，備用 狀態的功耗增加。在這里，在系統LSI中，把邏輯電路不動作，SRAM 電路保持數據的狀態，叫做備用狀態。

在備用時，由于邏輯電路不動作，故對于邏輯電路來說，可以采 用用開關切斷電源的辦法來減小漏電流。此外，由于SRAM的存儲單 元作成為觸發電路構造，故漏電流比較小，此外，在現有的系統LSI 中，由于要裝載的SRAM電路的容量增大或者用閾值電壓高的MOS 晶體管制作SRAM的存儲單元，故在SRAM電路中的漏電流不成其 為問題。但是，當隨著MOS晶體管的微細化的進步，在系統LSI中 要裝載大容量的SRAM、構成SRAM的存儲單元的MOS晶體管的閾 值電壓下降后，就不能再忽視SRAM的存儲單元中的漏電流。在邏輯 電路中，雖然只要用開關切斷電源就可以減小備用時的漏電流，但是 由于在SRAM電路中，在備用狀態下必須把數據保持起來，故不能切 斷電源，因而不能減小漏電流。此外，當低電壓化的不斷前進，MOS 晶體管的閾值電壓下降后，在SRAM電路中，為了對存儲單元進行存 取，附屬電路中的漏電流就會增大。

發明內容

在本申請中要公開的發明之內代表性發明的概要如下。

(1)在混合裝配有邏輯電路和SRAM電路的LSI中，對MOS晶 體管的襯底電位進行控制，使得在備用時，可以用開關切斷邏輯電路 的電源，減小SRAM電路的漏電流。

(2)分割切斷用來對SRAM電路內的存儲單元進行存取的控制 電路的電源以降低功耗。

(3)對SRAM電路進行分割，在一部分的SRAM中在備用時保 持數據，不保持數據的SRAM則切斷電源，以減小漏電流。

附圖說明

圖1示出了應用本發明的系統LSI的邏輯電路和SRAM電路及 其電源的關系的概略。

圖2是圖1的系統LSI的布局的模式圖。

圖3示出了圖1所示電路中各個節點電位的變化。

圖4示出了圖1中的控制電路CNTS的電路例。

圖5是用來使圖1中電路的狀態發生變化的信號波形圖。

圖6示出了使之產生圖5所示信號的電路例。

圖7示出了應用本發明的SRAM電路的內部構成與其電源的關 系。

圖8示出了應用本發明的邏輯電路的構成。