[發明專利]具有低導通電阻的高電壓功率MOSFET

無效

• 申請號: 200910001886.0
• 申請日: 2003-02-20
• 公開（公告）號: CN101567384A
• 公開（公告）日: 2009-10-28
• 發明（設計）人: 理查德·A·布朗夏爾
• 申請（專利權）人: 通用半導體公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 梁曉廣;關兆輝

本申請是申請日為2003年2月20日、申請號為03804389.0(國際申請號為PCT/US03/05211)、發明名稱為“具有低導通電阻的高電壓功率MOSFET”的發明專利申請的分案申請。?

相關申請的聲明

本申請是2000年6月2日申請的、名稱為“High?Voltage?PowerMOSFET?Having?Low?On-Resistance(具有低導通電阻的高電壓功率MOSFET)”的美國申請09/586,407的繼續部分申請。?

本申請與2001年5月4日申請的、名稱為“High?Voltage?PowerMOSFET?Having?Low?On-Resistance(具有低導通電阻的高電壓功率MOSFET)”美國申請09/849,036相關。?

技術領域

本發明一般涉及半導體器件，更具體涉及功率MOSFET器件。?

背景技術

功率MOSFET器件用于如汽車電子系統、電源供給以及電源管理應用中。這種器件應該在斷態保持高電壓以及應該在通態提供低壓降的強電流。?

圖1圖示了N溝道功率MOSFET的典型結構。在N+硅襯底2上形成的N-外延硅層1包含用于器件中的兩個MOSFET單元的p-體區5a和6a以及N+源區7和8。P-體區5和6還可以包括深p-體區5b和6b。源區-體區電極12延伸橫穿外延層1的某些表面部分，以接觸源區和體區。在圖1中，通過延伸至上半導體表面的部分N-外延層1形成用于兩個單元的N-型?漏區。在N+襯底2的底部提供漏電極(未單獨示出)。在部分源區和體區以及體區之間的漏區表面上設置包括如二氧化硅和多晶硅的介質的絕緣柵電極18。?

圖1所示的常規MOSFET的導通電阻很大程度上由外延層1中的漂移區阻抗決定。漂移區阻抗由外延層1的摻雜和層厚度決定。但是，為了增加器件的擊穿電壓，外延層1的摻雜濃度必須被減小，而層厚度必須被增加。圖2中的曲線20示出了作為常規MOSFET的擊穿電壓函數的每單位面積的導通電阻。不幸地，如曲線20所示，隨著其擊穿電壓增加，器件的導通電阻迅速地增加。當MOSFET在較高電壓下工作時，尤其在大于幾百伏的電壓下工作時，阻抗的這種快速增加存在問題。?

圖3示出了設計為在較高電壓下工作時具有減小的導通電阻的MOSFET。在1998年的IEDM的會議論文集第683頁、文件號26.2中公開了這種MOSFET。除了該MOSFET包括從體區5和6底下延伸到器件的漂移區中的p-型摻雜區40和42之外，該MOSFET類似于圖2所示的常規MOSFET。限定漂移區中的列的p-型摻雜區40和42被n-型摻雜列分開，該n-型摻雜列被鄰近p-摻雜區40和42的部分外延層1限定。相反摻雜類型的交替列使得反向電壓不僅在垂直方向上增加，如在常規MOSFET中，而且水平方向方向也增加。結果，該器件可以獲得與常規器件相同的反向電壓，減小了外延層1的層厚度并增加了漂移區中的摻雜濃度。圖2中的曲線25示出了作為圖3所示的MOSFET的擊穿電壓函數的每單位面積的導通電阻。顯然，在較高工作電壓下，該器件的導通電阻相對于圖1中所示的器件實質上減小，隨擊穿電壓基本上線性地增加。?

圖3所示器件的增強工作特性是基于晶體管的漂移區中的電荷補償。亦即，通過增加相反摻雜類型的列，漂移區中的摻雜實質上增加例如一個數量級或更多，以及附加的電荷被平衡。因此晶體管的截止電壓保持不變。當器件處于其導通狀態時，相反摻雜類型電荷補償列不會有助于電流導電。晶體管的這些希望的性能關鍵取決于在相反摻雜類型的相鄰列之間實現的電荷補償程度。不幸地，由于在它們的制造過程中限制工藝參數的控制，因此難以避免列的摻雜劑梯度的不均勻性。例如，穿過列和襯底之間的界面以及列和p-體區之間的界面的擴散將導致接近那些界面的部分列的摻雜劑濃度變化。

可以用包括多個外延淀積步驟工藝順序制造圖3中所示的結構，每個之后引入適當的摻雜劑。不幸地，執行外延淀積步驟是昂貴的，且因此制造這些結構是昂貴的。?

由此，希望提供一種制造圖3中所示的MOSFET結構的方法，該方法需要最小數量的外延淀積步驟，以便它可以廉價制造，而且還允許充分的控制工藝參數，以便在器件的漂移區中的相反摻雜類型的相鄰列中可以實現高度的電荷補償。?

發明內容