[發明專利]臺型半導體裝置及其制造方法

有效

• 申請號: 200910001345.8
• 申請日: 2009-01-07
• 公開（公告）號: CN101499421A
• 公開（公告）日: 2009-08-05
• 發明（設計）人: 鈴木彰;關克行;小田島慶汰
• 申請（專利權）人: 三洋電機株式會社;三洋半導體株式會社;三洋半導體制造株式會社
• 主分類號: H01L21/329
• 分類號: H01L21/329;H01L29/861;H01L29/06
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 湯保平

1.一種臺型半導體裝置的制造方法，包含有：

準備第一導電型的半導體基板，并于前述半導體基板的表面形成比前 述半導體基板的濃度還低的第一導電型的第一半導體層的步驟；

于前述第一半導體層的表面形成第二導電型的第二半導體層的步驟；

第一蝕刻步驟，是形成臺溝，該臺溝是從前述第二半導體層的表面到 達前述半導體基板中，且隨著從前述第二半導體層的表面越接近前述半導 體基板其寬度越大；以及

第二蝕刻步驟，是去除因前述第一蝕刻步驟所產生的前述臺溝的內壁 的損傷層，且是以前述臺溝的寬度隨著從前述第一半導體層與前述第二半 導體層的接觸而形成的PN接合部的上方越接近第二半導體層的表面其寬 度越大的方式來進行；

前述第一蝕刻步驟是使用50mTorr的壓力下的干蝕刻來進行。

2.如權利要求1所述的臺型半導體裝置的制造方法，其中，前述第一 蝕刻步驟包含有交互地重復進行等向性干蝕刻的第一步驟、以及于前述第 一步驟所形成的溝的側壁形成保護膜的第二步驟的步驟，

而于每次重復前述第一步驟與第二步驟時，增長前述第一步驟的等向 性干蝕刻時間。

3.如權利要求1所述的臺型半導體裝置的制造方法，其中，前述第一 蝕刻步驟是使用50mTorr的壓力下的等向性干蝕刻來進行。

4.如權利要求1所述的臺型半導體裝置的制造方法，其中，前述第一 蝕刻步驟是使用15mTorr至50mTorr的壓力下的非等向性干蝕刻來進行。

5.如權利要求1、2、3、4中任一項所述的臺型半導體裝置的制造方 法，其中，前述第二蝕刻步驟是使用濕蝕刻來進行。

6.如權利要求1、2、3、4中任一項所述的臺型半導體裝置的制造方 法，其中，具備有形成覆蓋前述臺溝內壁的保護膜的步驟。

7.一種臺型半導體裝置，具備有：

第一導電型的半導體基板；

第一導電型的第一半導體層，接合在前述半導體基板的表面，并比前 述半導體基板的濃度還低；以及

第二導電型的第二半導體層，接合在前述第一半導體層的表面，且與 前述第一半導體層一起形成PN接合部；

其中，位于前述PN接合部上方的第二半導體層的端部具有順錐面形 狀，從前述PN接合部附近起，前述第一半導體層的端部、及前述半導體 基板的端部與前述第一半導體層的接合部附近具有逆錐面形狀。

8.如權利要求7所述的臺型半導體裝置，其中，形成覆蓋前述第一及 第二半導體層的端部的保護膜。