[發(fā)明專利]D類放大器控制電路及其方法

有效

• 申請?zhí)枺?/td>: 200910001267.1
• 申請日: 2009-01-16
• 公開（公告）號: CN101662262A
• 公開（公告）日: 2010-03-03
• 發(fā)明（設計）人: 艾瑞克·索恩;阿蘭·魯思;石碩
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03F3/217
• 分類號: H03F3/217;H03F1/30
• 代理公司: 北京市德恒律師事務所
• 代理人: 馬鐵良

1.一種D類放大器控制電路，包括：

輸入，用于接收具有小于100kHz的頻率的時變輸入信號；

反饋路徑，用于耦合模擬輸出信號；

低通濾波器，其耦合到反饋路徑且輸出一個低通濾波反饋信號；

模擬數(shù)字轉換器，其耦合到上述輸入且進一步耦合到上述低通濾波反饋信 號且輸出一個表示所述輸入信號和低通濾波反饋信號之間差值的數(shù)字值；

數(shù)字濾波器，其被耦合以接收所述數(shù)字值且利用可編程系數(shù)放大所述數(shù)字 值并輸出數(shù)字濾波輸出信號；

數(shù)字模擬轉換器，用于產(chǎn)生一個頻率與所述數(shù)字濾波輸出信號相對應的脈 寬調制輸出信號；以及

預驅動器電路，其耦合到所述脈寬調制輸出信號并輸出用于D類放大器 的高側和低側驅動器的驅動器門控制信號；

其中，模擬數(shù)字轉換器包括∑-Δ模擬數(shù)字轉換器；

所述D類放大器控制電路進一步包括在∑-Δ模擬數(shù)字轉換器和數(shù)字濾波 器之間耦合的抽取器，其中所述∑-Δ模擬數(shù)字轉換器進一步包括：兩個分支 輸入開關電容電路，其接收所述時變輸入信號至第一分支，以及接收所述低通 濾波反饋信號至第二分支，所述分支輸入開關電容電路在兩相非重疊時鐘信號 的第一相位期間采樣所述第一和第二分支，且其在所述兩相非重疊時鐘信號的 第二相位期間積分采樣電壓；

所述D類放大器控制電路進一步包括Vref選擇電路，用于設定∑-Δ模擬 數(shù)字轉換器第一分支的電壓，其中，所述Vref選擇電路包括第一門(75)、第 二門(77)、第三門(79)和第四門(81)，其中，所述第一門(75)與所述第 二門(77)和所述第三門(79)連接，所述第四門(81)與所述第二門(77) 和所述第三門(79)連接；所述第一門(75)和所述第三門(79)之間設置有 輸入(Vref+)，所述第二門(77)和所述第四門(81)之間設置有輸出(Vref-)， 所述第一門(75)和所述第二門(77)之間的輸出(Vref1)、以及所述第三門 (79)和所述第四門(81)之間的輸出(Vref2)連接至所述第一分支。

2.如權利要求1的D類放大器控制電路，其中所述∑-Δ模擬數(shù)字轉換器 進一步包括抑制輸入信號的共模、同時為信號到數(shù)字域的轉換提供必要差分增 益的電路。

3.如權利要求1的D類放大器控制電路，其中所述模擬數(shù)字轉換器是一 種輸出數(shù)字輸出流的過采樣電路，所述抽取器以上述過采樣頻率為時鐘的計數(shù) 器，其輸出在一個周期內位流脈沖的計數(shù)，其中所述過采樣頻率是D類放大 器的開關頻率的大于2的正的倍數(shù)，所述倍數(shù)大于或等于128。