[發明專利]移位寄存器

有效

• 申請號: 200880116106.0
• 申請日: 2008-08-26
• 公開（公告）號: CN101861625A
• 公開（公告）日: 2010-10-13
• 發明（設計）人: 橫山真;古田成;村上祐一郎;佐佐木寧
• 申請（專利權）人: 夏普株式會社
• 主分類號: G11C19/00
• 分類號: G11C19/00;G09G3/20;G09G3/36;G11C19/28
• 代理公司: 北京市隆安律師事務所 11323
• 代理人: 權鮮枝

技術領域

本發明涉及移位寄存器，特別涉及適合應用于顯示裝置、攝像裝置的驅動電路等的移位寄存器。

背景技術

有源矩陣型的顯示裝置以行為單位選擇2維狀配置的像素電路，對所選擇的像素電路寫入與顯示數據相應的電壓，由此顯示影像。為了以行為單位選擇像素電路，使用根據時鐘信號而使輸出信號順序地移位的移位寄存器作為掃描信號線驅動電路。另外，在進行點順序驅動的顯示裝置中，在數據信號線驅動電路的內部設有同樣的移位寄存器。

在液晶顯示裝置等中，有時使用用于形成像素電路內的TFT(Thin?Film?Transistor：薄膜晶體管)的制造工藝，與像素電路一體地形成像素電路的驅動電路。在這種情況下，為了削減制造成本，優選用與TFT相同導電型的晶體管形成包括移位寄存器的驅動電路。另外，當增加對移位寄存器施加的時鐘信號的個數時，時鐘配線用的布設面積、功耗等增加。從這樣的背景出發，需要構成使用相同導電型的晶體管、根據2相的時鐘信號進行動作的移位寄存器。

在包括N溝道晶體管的移位寄存器中，為了將時鐘信號按其原有的電壓電平輸出，使用圖16示出的自舉電路。在圖16示出的電路中，當輸入信號IN成為高電平時，節點N1被預充電到電位(VDD-Vth)(此處，VDD是電源電壓，Vth是晶體管T1的閾值電壓)，晶體管T2成為導通狀態。其后當輸入信號IN成為低電平時，節點N1成為懸浮狀態，但是晶體管T2保持導通狀態。

在該狀態下當時鐘信號CK從低電平變為高電平時，通過設置在晶體管T2的柵極端子和源極端子之間的電容C1的作用，節點N1的電位變得比VDD高(自舉效果)。因此，最大電壓是VDD的時鐘信號CK不降低電壓地通過晶體管T2，時鐘信號CK從輸出端子OUT以其原有的電壓電平被輸出。

為了使用圖16示出的電路來構成用于顯示裝置等的移位寄存器，需要增加使節點N1放電的功能和下拉輸出信號OUT的功能。關于這一點，以往已知有下面的技術。在日本特開2001-273785號公報中，記載了如下內容：如圖17所示，使用晶體管Q11根據后級電路的輸出信號使節點N1放電，使用晶體管Q12根據時鐘信號CK2下拉輸出信號OUT。在日本特開2002-258819號公報中，記載了如下內容：如圖18所示，根據后級電路的輸出信號CT，使用晶體管Q21使節點N1放電，并且使用晶體管Q22下拉輸出信號OUT。

專利文獻1：日本特開2001-273785號公報

專利文獻2：日本特開2002-258819號公報

發明內容

發明要解決的問題

但是，在上述現有電路中，如果ESD(electrostatic?discharge：靜電放電)這種通常的驅動中無法預料的噪聲進入將單元電路級聯連接而成的移位寄存器，有時多個單元電路會同時導通并輸出激活的輸出信號。在這種情況下，時鐘信號線的負荷變重，并且對移位寄存器供給驅動電力的外部的電源電路的功耗變大，因此，存在不能瞬間復原到通常動作的問題。

因此，本發明的目的在于提供即使級聯連接的多個單元電路同時導通且輸出激活的輸出信號也能夠瞬間復原到通常動作的移位寄存器。

用于解決問題的方案

本發明的第1方案是將包括相同導電型的晶體管的多個單元電路級聯連接并根據多相的時鐘信號進行動作的移位寄存器，其特征在于：

具備檢測電路，其在檢測出上述多個單元電路為激活時，輸出激活的檢測信號；和

復原執行電路，其根據上述激活的檢測信號使上述多個單元電路為非激活。

本發明的第2方案的特征在于：在本發明的第1方案中，

上述單元電路具備：

輸出控制晶體管，其一方導通端子被施加上述多相的時鐘信號中的任一個，另一方導通端子連接到輸出端子；

預充電電路，其在輸入信號是導通電平的期間，對上述輸出控制晶體管的控制端子施加導通電壓；

放電電路，其對上述輸出控制晶體管的上述控制端子施加截止電壓；以及

輸出復位晶體管，其一方導通端子被施加截止電壓，另一方導通端子連接到上述輸出端子，

上述復原執行電路激活上述放電電路，由此對上述輸出控制晶體管的上述控制端子施加截止電壓。

本發明的第3方案的特征在于：在本發明的第2方案中，

上述復原執行電路對上述輸出復位晶體管的控制端子輸出導通電壓。

本發明的第4方案的特征在于：在本發明的第2方案中，