[發(fā)明專利]存儲器系統(tǒng)

無效

• 申請?zhí)枺?/td>: 200880006501.3
• 申請日: 2008-09-22
• 公開（公告）號: CN101641680A
• 公開（公告）日: 2010-02-03
• 發(fā)明（設(shè)計）人: 矢野純二;松崎秀則;初田幸輔
• 申請（專利權(quán)）人: 株式會社東芝
• 主分類號: G06F12/08
• 分類號: G06F12/08;G06F12/00;G06F3/06;G06F12/02;G06F3/08;G11C16/02
• 代理公司: 北京市中咨律師事務(wù)所
• 代理人: 楊曉光;周良玉

技術(shù)領(lǐng)域

本發(fā)明涉及一種包括非易失性半導(dǎo)體存儲器的存儲器系統(tǒng)。

背景技術(shù)

作為在計算機(jī)系統(tǒng)中使用的外部存儲裝置，安裝有諸如NAND型閃速存儲器的非易失性半導(dǎo)體存儲器的SSD(固態(tài)驅(qū)動器)引人注目。與磁盤裝置相比，閃速存儲器具有諸如速度高和重量輕的優(yōu)點。

SSD包括：多個閃速存儲器芯片；控制器，其響應(yīng)于來自主機(jī)設(shè)備的請求而執(zhí)行對各自的閃速存儲器芯片的讀/寫控制；緩沖存儲器，其用于執(zhí)行在各自的閃速存儲器芯片與主機(jī)設(shè)備之間的數(shù)據(jù)傳送；電源電路；以及與主機(jī)設(shè)備的連接接口(參見例如專利文件1)。

非易失性半導(dǎo)體存儲器的實例包括其中擦除、寫入和讀出的單位固定的非易失性半導(dǎo)體存儲器，例如在存儲數(shù)據(jù)時一次以塊為單位擦除數(shù)據(jù)然后執(zhí)行寫入的非易失性半導(dǎo)體存儲器，以及以與NAND型閃速存儲器相同的方式以頁為單位執(zhí)行寫入和讀出的非易失性半導(dǎo)體存儲器。

另一方面，這樣的單位被稱為扇區(qū)，該單位用于諸如個人計算機(jī)的主機(jī)設(shè)備，以將數(shù)據(jù)寫入諸如硬盤的次級存儲裝置以及從中讀出數(shù)據(jù)。扇區(qū)獨(dú)立于半導(dǎo)體存儲裝置的擦除、寫入和讀出的單位而設(shè)定。

例如，盡管非易失性半導(dǎo)體存儲器的塊的大小(塊大小)為512kB且其頁的大小(頁大小)為4kB，但主機(jī)設(shè)備的扇區(qū)的大小(扇區(qū)大小)被設(shè)定為512B。

以此方式，非易失性半導(dǎo)體存儲器的擦除、寫入和讀出的單位可大于主機(jī)設(shè)備的寫入和讀出的單位。

因此，當(dāng)通過使用非易失性半導(dǎo)體存儲器來配置個人計算機(jī)的次級存儲器裝置(例如硬盤)時，有必要通過使大小適應(yīng)于非易失性半導(dǎo)體存儲器的塊大小和頁大小，寫入來自作為主機(jī)設(shè)備的個人計算機(jī)的具有小尺寸的數(shù)據(jù)。

通過諸如個人計算機(jī)的主機(jī)設(shè)備而記錄的數(shù)據(jù)既具有時間局域性，也具有空間局域性(例如，參見非專利文件1)。因此，當(dāng)記錄數(shù)據(jù)時，如果數(shù)據(jù)被直接記錄在從外部指定的地址中，則重寫(即，擦除處理)在時間上集中在特定的區(qū)域中，并且擦除次數(shù)的偏差增大。因此，在NAND型閃速存儲器中，執(zhí)行用于使數(shù)據(jù)更新區(qū)段均衡分布的被稱為磨損均化(wear?leveling)的處理。

在磨損均化處理中，例如，由主機(jī)設(shè)備指定的邏輯地址被轉(zhuǎn)譯為其中數(shù)據(jù)更新區(qū)段均衡地分布的非易失性半導(dǎo)體存儲器的物理地址。

已公開了這樣一種SSD，其被配置為在閃速存儲器和主機(jī)設(shè)備之間插入高速緩沖存儲器且減少在閃速存儲器中的寫入次數(shù)(擦除次數(shù))(例如，參見專利文件2)。在具有高速緩沖存儲器的這種配置的情況下，當(dāng)從主機(jī)設(shè)備發(fā)出寫入請求而高速緩沖存儲器已滿時，執(zhí)行用于將高速緩沖存儲器中的數(shù)據(jù)清理(flush)到閃速存儲器的處理。

[專利文件1]日本專利No.3688835

[專利文件2]PCT專利申請No.2007-528079的公開的日文譯文

[專利文件3]日本專利申請公開No.2005-222550

[非專利文件1]David?A.Patterson以及John?L.Hennessy，“Computer?Organization?and?Design：The?Hardware/Software?Interface”，Morgan?Kaufmann?Pub，2004/8/31

本發(fā)明提供一種可在規(guī)定的時間內(nèi)向主機(jī)設(shè)備返回命令處理響應(yīng)的存儲器系統(tǒng)。

發(fā)明內(nèi)容

一種存儲器系統(tǒng)，包括：

用于寫入的作為高速緩沖存儲器的第一存儲區(qū)，其包括非易失性半導(dǎo)體存儲元件，由主機(jī)設(shè)備以第一單位從該非易失性半導(dǎo)體存儲元件讀出數(shù)據(jù)和向該非易失性半導(dǎo)體存儲元件寫入數(shù)據(jù)；

第二存儲區(qū)，其包括非易失性半導(dǎo)體存儲元件，以第二單位從該非易失性半導(dǎo)體存儲元件讀出數(shù)據(jù)和向該非易失性半導(dǎo)體存儲元件寫入數(shù)據(jù)，并且在該非易失性半導(dǎo)體存儲元件中，以第三單位擦除數(shù)據(jù)，所述第三單位為所述第二單位的兩倍或更大的自然數(shù)倍；

第三存儲區(qū)，其包括非易失性半導(dǎo)體存儲元件，以第四單位從該非易失性半導(dǎo)體存儲元件讀出數(shù)據(jù)和向該非易失性半導(dǎo)體存儲元件寫入數(shù)據(jù)，所述第四單位通過將所述第三單位除以二或更大的自然數(shù)而獲得，并且在該非易失性半導(dǎo)體存儲元件中，以所述第三單位擦除數(shù)據(jù)；

第一輸入緩沖器，其包括非易失性半導(dǎo)體存儲元件，以所述第二單位從該非易失性半導(dǎo)體存儲元件讀出數(shù)據(jù)和向該非易失性半導(dǎo)體存儲元件寫入數(shù)據(jù)，并且在該非易失性半導(dǎo)體存儲元件中，以所述第三單位擦除數(shù)據(jù)，所述第一輸入緩沖器用作為用于所述第二存儲區(qū)的輸入緩沖器；