[發明專利]一種支持可變速率的方法和網絡設備

有效

• 申請號: 200810239751.3
• 申請日: 2008-12-16
• 公開（公告）號: CN101437033A
• 公開（公告）日: 2009-05-20
• 發明（設計）人: 于洋
• 申請（專利權）人: 杭州華三通信技術有限公司
• 主分類號: H04L29/06
• 分類號: H04L29/06;H04L12/28
• 代理公司: 北京德琦知識產權代理有限公司
• 代理人: 宋志強;麻海明

技術領域

本發明涉及網絡通信技術領域，尤指一種支持可變速率的方法和網絡設 備。

背景技術

以太網分層模型中包括媒體訪問控制(MAC)層和物理(PHY)層。 MAC層負責控制對媒體的訪問等，物理層負責在鏈路上傳送信息比特。物 理層的芯片稱之為PHY芯片，媒體訪問控制層的芯片稱之為MAC芯片。

圖1是現有技術中以太網設備中的PHY芯片和MAC芯片的連接示意 圖。如圖1所示，在現有技術中，MAC芯片支持的端口數目比較多，一般 為24個，而PHY芯片支持的端口數目相對較少，一般為8個，因此，一個 MAC芯片可以接多個PHY芯片。在傳統的以太網PHY芯片設計中，PHY 芯片的接口速率與MAC芯片的接口速率相同，且PHY芯片和MAC芯片之 間的接口是一對一的。

在圖1中，PHY芯片和MAC芯片之間的接口速率是標準速率，如 10Mbps或100Mbps等。這里標準速率是指現有技術標準中普遍應用的速率， 一般都為10的整數倍，相對而言非標準速率則指除標準速率以外的10的非 整數倍的速率，如33Mbps等。在實際應用中，以太網物理層的速率(即PHY 芯片的左手邊端口的接口速率)可能為可變速率，此時以太網物理層的速率 不同于PHY芯片和MAC芯片之間的接口速率。

現有技術中實現以太網物理層可變速率的方法是：MAC芯片的接口速 率仍采用標準速率，而在PHY芯片中設置緩沖存儲器來實現速率的轉換。 但是這種在與MAC芯片連接的每個PHY芯片中設置緩沖存儲器的方法， 會增加每個PHY芯片的成本，并且成本分布在多個PHY芯片中，從而顯著 增加了以太網網絡設備的整體成本。

發明內容

本發明提供了一種支持可變速率的方法，該方法能夠降低以太網網絡設 備的成本。

本發明還提供了一種支持可變速率的網絡設備，該網絡設備的成本較 低。

為達到上述目的，本發明的技術方案具體是這樣實現的：

本發明公開了一種支持可變速率的方法，該方法包括以下步驟：

物理層PHY芯片接收物理層的第一速率數據，并將所述接收數據仍以 第一速率發送至媒體訪問控制層MAC芯片；

MAC芯片將來自PHY芯片的第一速率數據轉換成第二速率數據后進行 處理。

本發明還公開了一種支持可變速率的網絡設備，該設備包括：MAC芯 片和至少一個與物理層數據速率匹配的PHY芯片；所述MAC芯片包括： 速率轉換模塊和MAC模塊；

所述與物理層數據速率匹配的PHY芯片，用于接收物理層的第一速率 數據，并將所述接收數據仍以第一速率發送至MAC芯片；

所述速率轉換模塊，用于將來自PHY芯片的第一速率數據轉換成第二 速率數據后發送至MAC模塊進行處理。

由上述技術方案可見，本發明這種PHY芯片接收物理層的第一速率數 據，并將所接收的數據仍以第一速率發送至MAC芯片，MAC芯片將來自 PHY芯片的第一速率數據轉換成第二速率數據后進行處理的技術方案，使 得在完成速率轉換時，不需要在較多數量的PHY芯片中設置緩沖存儲器， 從而降低了以太網網絡設備的成本。

附圖說明

圖1是現有技術中以太網設備中的PHY芯片和MAC芯片的連接示意 圖；

圖2為本發明實施例一種支持可變速率的方法的流程圖；

圖3是本發明實施例實現支持可變速率的方法的圖形示意圖；

圖4是本發明實施例一種支持可變速率的網絡設備的組成結構框圖。

具體實施方式

圖2為本發明實施例一種支持可變速率的方法的流程圖。如圖2所示， 該方法包括以下步驟：

步驟201，物理層PHY芯片接收物理層的第一速率數據，并將所接收 的數據仍以第一速率發送至媒體訪問控制層MAC芯片。

步驟202，MAC芯片將來自PHY芯片的第一速率數據轉換成第二速率 數據后進行處理。

上述技術方案，使得在完成速率轉換時，不需要在較多數量的PHY芯 片中設置緩沖存儲器，從而降低了以太網網絡設備的成本。

為使本發明的目的、技術方案及優點更加清楚明白，以下對本發明進一 步詳細說明。

圖3是本發明實施例實現支持可變速率的方法的圖形示意圖。參見圖3， 本發明的方案包括以下幾點關鍵技術：