[發明專利]預測高壓器件中的襯底電流的方法

無效

• 申請號: 200810172783.6
• 申請日: 2008-12-12
• 公開（公告）號: CN101470769A
• 公開（公告）日: 2009-07-01
• 發明（設計）人: 郭尚勛
• 申請（專利權）人: 東部高科股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京康信知識產權代理有限責任公司
• 代理人: 李丙林;張 英

本申請要求第10-2007-0137888號(于2007年12月26日遞交)韓國專利申請的優先權，其全部內容結合于此作為參考。?

技術領域

本發明涉及一種精確預測高壓器件中的襯底電流(substratecurrent)的建模方法(modeling?method)，其中，高壓器件包括高壓MOS晶體管，并且由于熱電子效應，襯底電流流過襯底。?

背景技術

在半導體集成器件中，例如在金屬氧化物半導體(MOS)晶體管中，襯底電流可以被使用并可以表示熱電子效應(hot?electroneffect)。熱電子效應可以是這樣一種現象：在MOS晶體管中，當電子從源區穿過溝道區向漏區移動時，在位于漏區末端周圍的溝道中施加給電子的電場可以被最大化，而電子的動能(kinetic?energy)可以顯著地增加。一些電子可以超過Si-SiO₂界面處的能量勢壘(energy?barrier)，從而可以進入SiO₂膜中。這種具有相當高能量(significant?energy)的電子可以被稱作熱電子。當具有高能量的電子移動時，這些具有高能量的電子可能在漏極結的高電場區中引起碰撞電離(impact?ionization)，其中具有高能量的電子可以是熱電子。由于碰撞電離，可能產生二次(secondary)電子-空穴對。由于這些，電子可以向漏區移動并可以使漏極電流增加。此外，空穴可以沿著電場向襯底移動，從而可以形成襯底電流。因此，可以基于襯底電流來分析熱電子效應可能發生的程度(extent)。也就是，襯?底電流的增加可以表明，MOS晶體管中的熱電子效應可能相對更顯著。襯底電流的增加可以影響MOS晶體管的電特性。例如，在CMOS電路中，可能發生諸如噪聲或閂鎖(latch-up)的各種問題。由于這個原因，如果操作電路，就可能產生錯誤。?

圖1示出了在相關技術(related?art)MOS晶體管中的漏極電壓V_d保持于3.3V、2.75V和2.2V的狀態下，襯底電流隨柵電壓(gatevoltage)的變化。參照圖1，如果相關技術晶體管中的漏極電壓保持在預定值或者更高的值，例如，當漏極電壓V_d可以是3.3V時，襯底電流最初可以隨著柵電壓增加。此外，襯底電流可以在一定的峰值點之后下降。原因可能如下。?

起初，如果施加柵電壓，則漏極電流可以增加，用于碰撞電離的電子的數量可以增加。如果柵電壓變得過高，MOS晶體管的操作可以從飽和區進入線性區。因此，溝道中的夾斷點(pinch-offpoint)處的垂直電場可以降低。結果，碰撞電離率可以降低。襯底電流可能是影響產品可靠性和輸出阻抗(output?resistance)的重要因數。因此，在開發半導體器件的過程中，可能有必要精確地理解和預測襯底電流的特性。此外，隨著半導體器件變得更加高度集成，熱電子效應可能變得更加顯著。因此，在開發高度集成的半導體器件的過程中，可能很重要的是，預測MOS晶體管中襯底電流可能具有什么特性。?

在包括MOS晶體管的器件中，可以通過基于碰撞電離的建模(modeling)來預測襯底電流的特性。在商業上，可以獲得許多程序，這些程序可以預測包括MOS晶體管的器件的襯底電流。例如，SPICE就是設計程序的一個實例，該設計程序可以使用Berkeley短溝道絕緣柵場效應晶體管模型(Berkeley?Short-channel?IgFET?Mode)(BSIM3)來預測襯底電流。基于BSIM3的襯底電流預測模型可能不能精確地預測高壓器件的襯底電流，諸如高壓MOS晶體管的襯?底電流。高壓MOS晶體管可以具有足夠的能力(capability)來經受高電壓，其中該高電壓可以施加到其漏極，并且該高壓MOS晶體管可以廣泛應用于各種功率器件(power?device)中。?

高壓MOS晶體管可以包括橫向雙擴散MOS(LDMOS)，在該橫向雙擴散MOS中漏區可以被輕雜質摻雜，它可以保持漏極在高壓下的穩定性，并且可以橫向地延伸。在包括高壓MOS晶體管的器件中的襯底電流的特性可以與包括相關技術晶體管的器件中的襯底電流的特性不同。?