[發明專利]非易失性半導體存儲裝置及其控制方法有效
| 申請號: | 200810169069.1 | 申請日: | 2004-05-26 |
| 公開(公告)號: | CN101383187A | 公開(公告)日: | 2009-03-11 |
| 發明(設計)人: | 金田義宣 | 申請(專利權)人: | 三洋電機株式會社 |
| 主分類號: | G11C16/10 | 分類號: | G11C16/10;G11C16/04;G11C16/24 |
| 代理公司: | 中科專利商標代理有限責任公司 | 代理人: | 李香蘭 |
| 地址: | 日本國大阪府守*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 非易失性 半導體 存儲 裝置 及其 控制 方法 | ||
本申請是申請號為2004100476796(申請日:2004年5月26日)同名申請的分案申請。
技術領域
本發明涉及一種非易失性半導體存儲裝置,特別是一種電可擦除可編程ROM(EEPROM:Electrically?Erasable?Programmable?ROM)。
背景技術
在由單一的晶體管構成存儲單元的EERROM中,由具有浮動柵以及控制柵這種雙柵構造的晶體管構成各存儲單元。
在這種兩重門構造的晶體管的情況下,通過使在浮動柵的漏極所產生的熱電子向著源極加速,穿過門絕緣膜注入到浮動柵,來進行信息的寫入。
然后,通過根據是否有電荷被注入到浮動柵來檢測出存儲單元晶體管的動作特性的差,來進行信息的讀出。
這樣的存儲單元的構造分為兩種,一種叫做疊層柵型,另外一種叫做分裂柵型。
分裂柵型的存儲單元如圖6所示,在漏極1和源極2之間所形成的溝道上,浮動柵4經絕緣膜3部分重疊在源極2上,另外控制柵5經絕緣膜6部分重疊在浮動柵4上。
采用這種分裂柵型存儲單元的非易失性半導體存儲裝置的概略結構如圖7所示。多個存儲單元被配置為n×m行列,存儲單元陣列為矩陣。
各存儲單元被配置在n根字線WL0~WLn-1與m根位線BL0~BLm-1的交點處,各行的存儲單元的控制柵(圖6中的5)與n根字線WL0~WLn-1中的一根相連接,漏極(圖6中的1)與m根位線BL0~BLm-1中的一根相連接。
另外各行的存儲單元7的源極(圖6中的2)被連接到公共的源線SL。另外,圖7中僅顯示了上述存儲單元陣列中與第k行的字線WLk相連接的m個存儲單元M0~Mm-1。
行地址譯碼器10根據編程模式、讀出模式以及擦除模式這幾種不同的模式,給所選擇的字線(例如字線WLk)的相關的公共源線SL提供電壓。列地址譯碼器11在編程模式以及讀出模式下,從m根位線BL0~BLm-1中選擇出一根(例如位線BLj)。
在編程模式下所選擇出來的位線BLj,被寫入電路12加載上用于控制的電壓;在讀出模式下所選擇出來的位線BLj被連接到讀出放大器13。
下面說明對上述非易失性半導體存儲裝置的擦除、編程以及讀出的各個動作。
(1)擦除動作
列地址譯碼器11給所有的位線BL0~BLm-1加載接地電位(0V),行地址譯碼器10給所有的字線WL0~WLn-1加載擦除電壓(14.5V)。于是,所有的存儲單元的控制柵5都被加載了擦除電壓(例如14.5V),漏極1以及源極2被加載了0V電壓。
這里我們注意與一根字線WLk相連接的存儲單元M0~Mm-1,由于源極2與浮動柵4之間的電容耦合遠大于控制柵5和浮動柵4之間的電容耦合,所以此時的浮動柵4的電位由于和源極2的電容耦合而同樣被固定在0V上,控制柵5和浮動柵4之間的電位差變成大約14.5V,F—N隧道電流(Fowler-Nordheim?Tunnel?Current)經過隧道酸化膜6而流動。也即,被注入到浮動柵4的電子從浮動柵4的凸出部被吸到控制柵5。這樣就進行了對和一根字線WLk相連接的存儲單元M0~Mm-1的全部擦除。
(2)編程動作(寫入動作)
行地址譯碼器10根據被加載的行地址數據RAD,選擇例如字線WLk。于是,行地址譯碼器10給該字線WLk加載選擇電源Vgp(例如2.0V),給其他沒有被選擇的字線加載接地電壓0V。另外,行地址譯碼器10給所選擇的字線WLk的相關公共源線SL提供編程電壓Vp(例如12.2V)。
列地址譯碼器11,將根據被加載的列地址數據CAD所選擇的位線BL(例如BLj)連接到寫入電路12。因此,所選擇的位線BLj,根據被加載在輸入輸出端I/O線14的寫入數據,而被加載電壓。
例如在輸入輸出端I/O線14被加載數據“0”的情況下,給位線BLj加載能夠進行寫入的電壓Vse(例如0.9V),在輸入輸出端I/O被加載數據“1”的情況下,給位線BLj加載禁止進行寫入的電壓Vsd(例如4.0V)。另外給沒有被選擇的其他位線加載禁止進行寫入的電壓Vsd(例如4.0V)。
因此,被字線WLk和位線BLj所指定的存儲單元Mj中,在輸入輸出端I/O線14被加載數據“0”的情況下,源極2被加載12.2V,漏極1被加載0.9V,控制柵5被加載2.0V的電壓。這樣,使漏極1向源極2的載體(電子)流動,由于浮動柵4和源極2的電容耦合,浮動柵4的電壓和源極2的電壓幾乎一樣。所以作為熱電子的載體經過絕緣膜3被注入到浮動柵4。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于三洋電機株式會社,未經三洋電機株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810169069.1/2.html,轉載請聲明來源鉆瓜專利網。





