[發明專利]靜態隨機存儲器及其形成與控制方法

有效

• 申請號: 200810149486.X
• 申請日: 2008-09-18
• 公開（公告）號: CN101677015A
• 公開（公告）日: 2010-03-24
• 發明（設計）人: 張金峰;鄭堅斌;張昭勇;姚其爽
• 申請（專利權）人: 秉亮科技（蘇州）有限公司
• 主分類號: G11C11/41
• 分類號: G11C11/41;G11C11/413
• 代理公司: 北京市柳沈律師事務所
• 代理人: 蒲邁文

技術領域

本發明涉及靜態隨機存儲器，且特別涉及靜態隨機存儲器的寫操作。

背景技術

自從CMOS工藝進入65納米(nanometer)后，靜態隨機存儲器(SRAM： static?random?access?memory)存儲單元(cell)的穩定性就受到了挑戰。由于晶 體管的最小尺寸很難精確控制，隨機摻雜波動的影響也隨著工藝精度的提 高而加大，這些因素很容易使晶體管的閾值(threshold)改變，對靜態隨機存 儲器的存儲單元寫裕度(write?margin)有很不利的影響。

請參照圖1和圖2。圖1是已知的靜態隨機存儲器的存儲單元電路圖， 存儲單元是由兩個反相器(inverter)組成的鎖存器(latch)，寫入數據時必須讓 反相器翻轉。存儲單元進行寫操作時，晶體管PU、TG和位線(bit?line)BL 構成一個分壓回路，其等效電路如圖2所示。如果因為晶體管的寬度和長 度變化，或因為隨機摻雜波動，使得PU的閾值降低和(或)TG的閾值升 高，就會使節點nv1的電壓升高，不利于反相器翻轉，寫裕度減小。

請參照圖3和圖4。圖3是圖1的存儲單元的寫操作成功時的字線(word line)WL電壓以及節點nv0和nv1電壓的時序圖，從nv0和nv1的電壓可 看出存儲單元的兩個反相器在字線電壓的有效期間成功翻轉，數據寫入成 功。圖4則是圖1的存儲單元的寫操作失敗的時序圖，由于上述的寫裕度 減小，反相器沒有在字線電壓的有效期間翻轉，數據寫入失敗。一旦寫入 失敗，表示這個靜態隨機存儲器不可靠，這是不能允許的。

目前有幾種方法能提高存儲單元的寫裕度，其共同點是在進行寫操作 時降低存儲單元電壓，以提高寫裕度。請參照圖2的分壓回路，在寫操作 時將單元電壓VDD降到比字線WL的開啟電壓更低，可提高晶體管PU導 通時的等效電阻，進而降低節點nv1的電壓，更有利于兩個反相器的翻轉。 以下逐一說明提高寫裕度的傳統方案。

圖5是K.Zhang等人在美國專利公開案編號2006/0067134提出的電 路。此電路采用雙電源概念，在讀操作時選擇電源電路501的高電源電壓 VDD_HI作為存儲單元電壓，在寫操作時選擇電源電路502的低電源電壓 VDD_LOW作為存儲單元電壓。這個電路的缺點是電路設計和時序控制復 雜，因為讀寫時必須切換VDD_HI和VDD_LOW，電壓不易穩定控制。而 且VDD_HI和VDD_LOW都是固定的，不會跟隨工作電壓VDD的波動而 改變，如果工作電壓VDD的波動范圍較大就不適用。

圖6是RENESAS公司在美國專利公開案編號2006/0262628提出的電 路。此電路采用懸空(floating)列電壓的概念。在寫操作時，位線BL和BLB 的不同值會通過與非門(NAND?gate)602關閉控制單元電壓VDD的PMOS 場效應晶體管(p-channel?metal?oxide?semiconductor?field?effect?transistor) 603，使單元電源線601懸空。寫操作時NMOS場效應晶體管(n-channel?metal oxide?semiconductor?field?effect?transistor)604會開啟，單元電源線601上的 電荷會沿虛線方向流入位線BL，使單元電壓降低。這個電路的缺點是不適 用于太長的存儲單元列。因為位線長度會影響其電容，如果位線太長，電 容太大，單元電壓降低幅度就會減小，對寫裕度的幫助有限。

圖7是RENESAS公司在論文″A?65-nm?SoC?Embedded?6T-SRAM Designed?for?Manufacturability?with?Read?and?Write?Operation?Stabilizing Circuits″中提出的電路。此電路采用電荷共用(charge?sharing)以降低單元電 壓的概念，除了一般存儲單元列包括的單元電源線701以外，還增加了一 條附加金屬線702。在寫操作時，控制單元電壓VDD的PMOS場效應晶體 管703關閉，NMOS場效應晶體管704開啟，使單元電源線701上的電荷 沿虛線方向流入附加金屬線702，使單元電壓降低。此電路的缺點是單元電 壓降幅不容易精確控制，因為單元電壓降幅取決于單元電源線701和附加 金屬線702的電容比值，而且導線電容不容易精準匹配，所以會影響單元 電壓降幅精度。

發明內容