[發明專利]D類放大器電路

有效

• 申請號: 200810135805.1
• 申請日: 2008-07-14
• 公開（公告）號: CN101394153A
• 公開（公告）日: 2009-03-25
• 發明（設計）人: 川和博賢;辻信昭;田中泰臣
• 申請（專利權）人: 雅馬哈株式會社
• 主分類號: H03F3/217
• 分類號: H03F3/217;H03F1/32;H03F1/02;H03K5/13
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 黃啟行;陸錦華

技術領域

本發明涉及D類放大器電路，并且更具體地，涉及一種能夠在輸 入小信號時實現失真和功率損耗減少的D類放大器電路。

背景技術

D類放大器電路將輸入信號轉換為恒定幅度的脈寬調制信號，并 放大脈寬調制信號的功率。D類放大器電路用于放大音頻信號的功率。 由于D類放大器電路基于二元值工作，所以能夠很大程度地減少晶體 管的損耗，因此能夠有利地實現高效率。

這種D類放大器包括用于對輸入信號進行積分的積分電路，用于 比較積分電路的輸出信號與預定的三角波信號的比較電路，以及用于 放大比較電路的輸出信號從而作為脈沖信號輸出的脈寬放大器。脈寬 放大器的輸出信號被反饋至積分電路的輸入側。脈寬放大器的輸出信 號通過由線圈和電容器配置的低通濾波器，從而獲取模擬信號用于驅 動諸如揚聲器的負載。近年來，已經實現了其中除去低通濾波器的無 濾波器D類放大器電路。

如JP-A-2006-42296中所述，為了在輸入信號中不包含信號分量 時，即，當無輸入信號時，避免功率損耗，D類放大器電路采用差分 輸入系統和延遲電路，從而在無輸入信號時將輸出脈沖的占空比設置 為幾個百分比。圖4示出了該D類放大器電路200的方框圖。為了方 便起見，該圖僅示出了放大器的主要部分，省略了反饋電路和積分電 路等。D類放大器電路200分別利用比較器12a、12b將到正輸入端的 輸入信號Vi+和到負輸入端的輸入信號Vi+-與來自三角波發生電路20 的三角波輸出比較，從而對輸入信號進行脈寬調制。

如圖5所示，當無輸入信號時，比較器12a的輸出信號A和比較 器12b的輸出信號B中每一個都為具有50％占空比的脈沖信號。當利 用由反相器13a、13b和NAND電路14a、14b配置的電路來使得這些 脈沖信號經過邏輯操作時，經由輸出級電路40輸出的正輸出端的輸出 信號OutP和負輸出端的輸出信號OutM中的每一個都不包含任何輸出 脈沖。因此，可以減少無輸入信號時的功率損耗。然而，通常，由于 比較器12的精確度等原因而導致在輸入交叉處附近出現靜區，因而在 無輸入信號或輸入小信號時，脈沖信號輸出消失或出現失真。因此，D 類放大器電路200采用具有延遲量W的延遲電路30，從而產生信號 Bd。因此，如圖5所示，由于具有脈寬W的脈沖信號在無輸入信號時 作為輸出信號OutP、OutM中的每一個被輸出，所以在小輸入信號時可 以精確地反映調制寬度并能夠減少失真。

如上所述，可以通過在無輸入信號時輸出具有寬度W的脈沖來減 少小輸入信號時的失真。然而，由于當輸出脈沖的脈寬W很大時，電 流流入諸如揚聲器的負載，從而出現功率損耗，并且不能忽視該功率 損耗產生的熱量。因此，優選地，要求輸出脈沖的脈寬W盡可能小。

盡管經由輸出級電路40將輸出脈沖輸出至負載(未示出)，但通 常由按照多級方式連接的緩沖器來配置輸出級電路40。在此情況下， 為了正確地發送輸出脈沖，要求特定緩沖器的輸出脈沖超過下一級緩 沖器的閾值電壓。

然而，如果由于緩沖器的輸入容量而鈍化了輸出脈沖的波形，就 無法充分地向下一級緩沖器發送脈沖，就會產生沒有輸出脈沖出現的 情況。當輸出脈沖消失時，在小輸入信號時產生失真。另一方面，如 果將延遲電路30的延遲量W設置為很大，則當輸出級電路40的延遲 量由于諸如電源或溫度的條件而變小時，無輸入信號時的脈寬W變大。 因此，會出現諸如揚聲器的負載上的功率損耗變大以及由該負載產生 的熱量增加的問題。

發明內容

鑒于上述問題，本發明意在實現D類放大器中輸入小信號時的失 真和功率損耗減少。

為了解決上述問題，本發明提供了以下裝置。

(1)一種D類放大器電路，包括：

脈寬調制器，對輸入信號進行脈寬調制以分別產生第一和第二信 號；

延遲單元，延遲所述第二信號以產生延遲后的第二信號，并能控 制所述第二信號的延遲時間；

脈沖信號發生器，輸入所述第一信號和延遲后的第二信號以產生 第一和第二脈沖信號；

緩沖器單元，放大所述第一和第二脈沖信號的功率以分別產生所 述第一和第二輸出脈沖信號，并將所述第一和第二輸出脈沖信號輸出 到外部；

脈沖檢測器，檢測在所述第一和第二輸出脈沖信號中或在所述緩 沖器單元的預定節點的信號中是否存在脈沖；以及