[發明專利]封裝結構及其制造方法有效
| 申請號: | 200810098168.5 | 申請日: | 2008-05-26 |
| 公開(公告)號: | CN101355066A | 公開(公告)日: | 2009-01-28 |
| 發明(設計)人: | 虞國平;王之奇;俞國慶;王蔚;鄒秋紅 | 申請(專利權)人: | 晶方半導體科技(蘇州)有限公司 |
| 主分類號: | H01L23/482 | 分類號: | H01L23/482;H01L21/60 |
| 代理公司: | 北京集佳知識產權代理有限公司 | 代理人: | 李麗 |
| 地址: | 215126江蘇省蘇州市蘇州*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 封裝 結構 及其 制造 方法 | ||
技術領域
本發明涉及半導體技術,尤其涉及一種封裝結構及其制造方法。
背景技術
晶圓級芯片尺寸封裝(Wafer?Level?Chip?Size?Packaging,WLCSP)技術是對整片晶圓進行封裝測試后再切割得到單個成品芯片的技術,封裝后的芯片尺寸與裸片完全一致。晶圓級芯片尺寸封裝技術徹底顛覆了傳統封裝如陶瓷無引線芯片載具(Ceramic?Leadless?Chip?Carrier)、有機無引線芯片載具(Organic?Leadless?Chip?Carrier)和數碼相機模塊式的模式,順應了市場對微電子產品日益輕、小、短、薄化和低價化要求。經晶圓級芯片尺寸封裝技術封裝后的芯片尺寸達到了高度微型化,芯片成本隨著芯片尺寸的減小和晶圓尺寸的增大而顯著降低。晶圓級芯片尺寸封裝技術是可以將IC設計、晶圓制造、封裝測試、基板制造整合為一體的技術,是當前封裝領域的熱點和未來發展的趨勢。
中國發明專利申請第200610096808.X號公開了一種基于晶圓級芯片尺寸封裝技術所制造的雙層引線封裝結構及其制造方法。如圖1所示,該雙層引線封裝結構包括具有空腔壁110的玻璃基板105、具有光學元件101和焊墊115的芯片120、玻璃層130以及焊接凸點150,芯片120設有光學元件101的第一表面通過焊墊115與空腔壁110連接;芯片120的另一表面與玻璃層130的第一表面之間夾合有絕緣層125;玻璃層130的另一表面部分覆有第一焊接掩膜層135;第一焊接掩膜135不與玻璃層130接觸的表面部分覆有第二金屬層142;玻璃層130、絕緣層125、空腔壁110的側壁上部分覆有中介金屬層140,中介金屬層140與焊墊115以及第二金屬層142連接形成電連通;第二金屬層142不與第一焊接掩膜135接觸的表面,以及第一焊接掩膜135不與玻璃層130接觸且未覆蓋第二金屬層142的表面上覆有第二焊接掩膜135,第二焊接掩膜135上開設有暴露第二金屬層142的通孔;所述通孔內覆有與第二金屬層142電連通的再分布金屬層141,再分布金屬層141部分延伸至第二焊接掩膜135上焊接凸點150對應的位置;再分布金屬層141的表面覆有保護層146,保護層146上焊接凸點150對應的位置上開設有暴露再分布金屬層141的通孔,焊接凸點150通過該通孔與再分布金屬層41電連通。
上述封裝所形成的從焊墊115至焊接凸點150的電連通,需要依次經過中介金屬層140、第二金屬層142和再分布金屬層141,即與焊墊115電連通的中介金屬層140和與焊接凸點150電連通的再分布金屬層141之間,需要經過第二金屬層142形成電連通,結構相對復雜。因此在制造該封裝結構的過程中,相應需要形成三層金屬層,導致生產的流程長、成本高,并間接導致良率下降。
發明內容
本發明解決的技術問題是提供一種結構簡單的雙層引線封裝結構及其制造方法,可以減少制造流程、降低成本,以及提高良率。
為解決上述技術問題,根據本發明的一個方面,提供一種封裝結構,包括設有焊墊的芯片,與芯片上的焊墊電連通的中介金屬層,焊接凸點,以及與焊接凸點電連通的再分布金屬層,所述再分布金屬層與中介金屬層直接連接形成電連通。
可選地,所述焊接凸點有至少兩個,其中至少有一個凸點,與之連接的再分布金屬層與中介金屬層的連接方式為凹形連接。
可選地,其余凸點,與之連接的再分布金屬層與中介金屬層的連接方式為一形連接。
可選地,所述焊墊與所述中介金屬層之間為T形連接。
可選地,還包括邊緣延伸出焊墊的芯片、玻璃基板以及絕緣層,所述玻璃基板與絕緣層通過夾持所述焊墊而包圍所述芯片,所述芯片上面向玻璃基板的一側設有光學感應元件。
根據本發明的另一方面,一種封裝結構的制造方法,包括步驟:提供部分暴露焊墊的半封裝結構;于半封裝結構上形成中介金屬層,并使中介金屬層與所述焊墊電連通;刻蝕中介金屬層,形成圖形化中介金屬層;形成再分布金屬層,所述再分布金屬層與中介金屬層直接連接形成電連通;刻蝕再分布金屬層,形成圖形化再分布金屬層;在圖形化再分布金屬層上形成與之電連通的焊接凸點。
可選地,所述形成再分布金屬層的步驟為:于半封裝結構覆有中介金屬層的一側形成掩膜層;在掩膜層上形成部分暴露中介金屬層的掩膜通孔;于半封裝結構覆有掩膜層的一側形成再分布金屬層,使得再分布金屬層與中介金屬層在掩膜通孔內直接連接形成電連通。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于晶方半導體科技(蘇州)有限公司,未經晶方半導體科技(蘇州)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810098168.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:含益生菌的奶油蛋糕及其制作工藝
- 下一篇:纖維補強樹脂成型方法





