[發(fā)明專利]芯片的導(dǎo)電結(jié)構(gòu)

無效

• 申請?zhí)枺?/td>: 200810092277.6
• 申請日: 2008-04-14
• 公開（公告）號: CN101562161A
• 公開（公告）日: 2009-10-21
• 發(fā)明（設(shè)計）人: 黃祥銘;劉安鴻;李宜璋;蔡豪殷;何淑靜
• 申請（專利權(quán)）人: 南茂科技股份有限公司;百慕達南茂科技股份有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司
• 代理人: 陸 嘉

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于一種芯片的導(dǎo)電結(jié)構(gòu)；特別是關(guān)于一種芯片于高頻信號下可獲得阻抗匹配的導(dǎo)電結(jié)構(gòu)。

背景技術(shù)

在集成電路的高度發(fā)展下，電路設(shè)計日益復(fù)雜，系統(tǒng)內(nèi)部的各種元件也不斷地縮小化，當(dāng)晶圓上的集成電路制造完成后，便交由下游的封裝廠進行晶圓切割及封裝，而封裝技術(shù)的好壞也對芯片的工作效能造成決定性的影響。

請參閱圖1A至圖1G，所示為現(xiàn)有芯片封裝導(dǎo)電結(jié)構(gòu)及其工藝。如圖1A所示，芯片11預(yù)先具有焊盤(pad)131及第一保護層13，形成于芯片11的表面上，并部分暴露焊盤131。然后視設(shè)計需求，在部分暴露的焊盤131上形成第一凸塊下金屬層133(Under?Bump?Metal，UBM)，如圖1B所示。其中，第一凸塊下金屬層133的材料是選自鉻、鈦、鎳、銅或其合金材料。

然后，如圖1C所示，利用一光罩光刻工藝，形成一圖案化的重新分布層(Redistribution?Layer，RDL)15，覆蓋于第一凸塊下金屬層133及局部的第一保護層13上，其中重新分布層15的材料包含鋁或銅等導(dǎo)電材料，與第一凸塊下金屬層133電性連接；利用重新分布層15的設(shè)計，使得后續(xù)形成的凸塊可與焊盤131形成電性連接，不必局限于既有焊盤131的位置，故凸塊的位置可依照需求設(shè)置，進而重新配置，以增加使用上的彈性。接著，如圖1D所示，大面積地形成第二保護層17，以覆蓋重新分布層15及第一保護層13，并利用光刻工藝進行圖案化，以在適當(dāng)位置局部暴露重新分布層15。

再參圖1E，在局部暴露的重新分布層15上，形成第二凸塊下金屬層135。接著如圖1F所示，在第二凸塊下金屬層135上鍍焊一焊塊19或植入錫球，以與第二凸塊下金屬層135呈電性連接。最后，可將圖1F的焊塊19進行回流焊(reflow)，便可得到球狀的焊塊19，如圖1G所示。

然而，隨著產(chǎn)品的需求及技術(shù)的進步，電子元件或芯片的工作頻率愈來愈高，特別是在射頻集成電路芯片或光學(xué)讀取芯片的應(yīng)用上，還時常需要利用高頻信號進行操作。現(xiàn)有的封裝導(dǎo)電結(jié)構(gòu)應(yīng)用在高頻電路時，由于封裝導(dǎo)電結(jié)構(gòu)的阻抗不匹配，以致于高頻信號由芯片11傳輸至封裝導(dǎo)電結(jié)構(gòu)時，部分信號反射而造成失真。

有鑒于此，設(shè)計適配的封裝導(dǎo)電結(jié)構(gòu)，使得芯片處于高工作頻率時可兼顧阻抗匹配，乃為此一業(yè)界日益重視的問題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種芯片的導(dǎo)電結(jié)構(gòu)，包含一重新分布層、一凸塊下金屬層、一焊塊、一接地層及一介電層。該重新分布層形成于芯片的上方，其具有第一導(dǎo)電區(qū)域及第二導(dǎo)電區(qū)域，其中該第一導(dǎo)電區(qū)域用以與芯片電性連接；而該凸塊下金屬層形成于重新分布層的第二導(dǎo)電區(qū)域上并與其電性連接；該焊塊則形成于凸塊下金屬層上并與其電性連接。

本發(fā)明借助在現(xiàn)有芯片及重新分布層之間，增加接地層與介電層的配置，使得導(dǎo)電結(jié)構(gòu)與芯片間具有阻抗匹配的效果，特別適用于傳輸高頻信號。

為讓本發(fā)明的上述目的、技術(shù)特征、和優(yōu)點能更明顯易懂，下文是以較佳實施例配合所附圖式進行詳細說明。

附圖說明

圖1A至1G為現(xiàn)有技術(shù)的芯片封裝導(dǎo)電結(jié)構(gòu)示意圖；以及

圖2A至圖2H為本發(fā)明的較佳實施例的芯片封裝導(dǎo)電結(jié)構(gòu)示意圖。

主要元件符號說明：

11????芯片??????????????????13?????第一保護層

131???焊盤??????????????????133????第一凸塊下金屬層

135???第二凸塊下金屬層??????15?????重新分布層

17????第二保護層????????????19?????焊塊

2?????導(dǎo)電結(jié)構(gòu)??????????????21?????芯片

23????第一保護層????????????231????輸入/輸出焊盤

235????凸塊下金屬層??????241????接地層

243????介電層????????????25?????重新分布層

251????第一導(dǎo)電區(qū)域??????253????第二導(dǎo)電區(qū)域

27?????第二保護層????????29?????焊塊

具體實施方式

圖2G及圖2H是本發(fā)明芯片21的導(dǎo)電結(jié)構(gòu)2的示意圖，導(dǎo)電結(jié)構(gòu)2包含一接地層241、一介電層243、一重新分布層25、一凸塊下金屬層235及一焊塊29。為清楚揭露本發(fā)明的結(jié)構(gòu)，以下將順序依第2A圖至第2H圖，詳述本發(fā)明的較佳實施例。