[發明專利]用于處理輸入信號的電路和方法

無效

• 申請號: 200810088473.6
• 申請日: 2008-03-31
• 公開（公告）號: CN101277405A
• 公開（公告）日: 2008-10-01
• 發明（設計）人: G·斯帕林克;B·艾特爾
• 申請（專利權）人: 索尼德國有限責任公司
• 主分類號: H04N5/44
• 分類號: H04N5/44;H04N5/455;H04L27/38
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 王岳;劉春元

技術領域

本發明的實施例涉及用于處理輸入信號的電路和方法。本發明的另一實施例涉及接收器，又一實施例涉及電視機。

背景技術

有很多將鎖相環和其他信號處理部分一起使用的信號處理裝置。例如，存在OFDM信號、模擬電視信號或其他需要解調的信號，其中，采用了鎖相環。之后，將所得的鎖相環的信號用于進一步的處理。

發明內容

本發明的目的在于提供一種用于處理輸入信號的電路，其中，改善了經處理的信號。

這一目的是通過分別根據權利要求1、17和18的電路、方法和接收器實現的。

通過考慮附圖以及下述說明，本發明的更多細節將變得顯而易見。

附圖說明

圖1示出了根據本發明的實施例的方框圖；

圖2示出了根據本發明的另一實施例的另一方框圖；

圖3示出了包括回波的模擬電視信號；

圖4示出了帶有重影消除基準信號的圖示；

圖5示出了用于對模擬電視信號解調的解調電路；

圖6示出了根據本發明的實施例的鎖相環；

圖7示出了帶有基準信號和對應的PLL解調器的速度的圖示；以及

圖8示出了根據本發明的實施例的方法的步驟。

具體實施方式

在下文中描述了本發明的實施例。需要指出的重要的一點是，可以通過任何方式組合下文中描述的所有實施例，即，不存在所描述的某些實施例與其他實施例不能組合的限制。

圖1示出了包括鎖相環(PLL)電路102、基準信號探測器104和進一步處理塊106的電路100。PLL電路接收輸入信號103。輸入信號103可以具有各種類型和/或來源。

例如，輸入信號103可以是OFDM信號或任何類型的模擬信號，例如，電視或無線電信號。輸入信號103可以對應于所接收的信號r(t)＝s(t)*h(t，τ)。s(t)可以表示從諸如廣播臺等的發送裝置發出的信號。h(t，τ)可以描述傳輸信號s(t)的信道的特征。

PLL電路102嘗試探測輸入信號103的頻率和/或相位，并輸出解調信號108。將解調信號108提供給基準信號探測器104，將基準信號探測器104配置為探測解調信號108內的基準信號。如果基準信號探測器104探測到了基準信號，那么基準信號探測器104將速度控制信號110輸出至PLL電路102。速度控制信號110設置PLL電路102的速度。例如，本說明書的語境下的“速度”可以描述PLL的跟隨速度或校正速度，即，鎖相環解調器跟隨輸入信號103的頻率和/或相位的速度。

也可以將速度控制信號110設置為使PLL電路102徹底停止，即，PLL電路102不跟隨輸入信號103的頻率和/或相位。

因而，圖1所示的電路100允許在基準信號探測器104探測的基準信號和速度控制信號110的過程中或以其為基礎控制PLL電路102的速度。

進一步處理塊106可以容納進一步處理部分，例如，自適應濾波器等用于濾除輸入信號103和/或解調信號108的各種失真的各種濾波器。進一步處理塊106還可以處理基準信號，在某些應用中，可能希望失真信號103不受PLL電路102的修改，或者修改程度較低。因而，根據圖1的實施例，有可能刪除PLL電路102對輸入信號103的處理，或者至少弱化PLL基于基準信號的影響。由于在進一步處理塊106中也接收到了基準信號，因而進一步處理塊106中的處理可以不受PLL電路102的某一行為的影響。

圖1中的輸出信號112對應于信號即，信號s(t)的估算。

應當注意，不存在在解調信號108內探測到基準信號的限制。也可能在輸入信號103內探測到基準信號。還可能獨立于輸入信號103，即，經由不同的信道等傳輸基準信號。在這種情況下，基準信號探測器104可能不需要解調信號108和/或輸入信號103作為輸入。

根據圖1的實施例，有可能基準信號探測器使速度降低至預定水平，其中，所述預定水平低于探測到基準信號之前的正常水平。可以在預定時間周期內或者在取決于基準信號的持續時間的時間周期內降低速度。此外，所述時間周期開始于基準信號的(預期)出現之前，并且可以一直持續到基準信號的出現之后。例如，如果基準信號為模擬電視信號，那么可以先驗知曉基準信號出現在哪些線內，例如，出現在線18和281內。在這種情況下，已經在線18之前的半條線內降低了PLL的速度，并且到第18條線之后的半條線一直保持低水平。