[發(fā)明專利]半導(dǎo)體封裝結(jié)構(gòu)及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200810087808.2
• 申請(qǐng)日: 2008-03-20
• 公開(kāi)（公告）號(hào): CN101252107A
• 公開(kāi)（公告）日: 2008-08-27
• 發(fā)明（設(shè)計(jì)）人: 鄭宏祥;黃志億
• 申請(qǐng)（專利權(quán)）人: 日月光半導(dǎo)體制造股份有限公司
• 主分類號(hào): H01L23/485
• 分類號(hào): H01L23/485;H01L21/60
• 代理公司: 上海翼勝專利商標(biāo)事務(wù)所
• 代理人: 翟羽

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)及其制造方法，且特別是有關(guān)于一種重新分布層(Re-Distribution?Layer；RDL)的結(jié)構(gòu)及其制造方法。

背景技術(shù)

隨著電子產(chǎn)品朝輕、薄、短、小的發(fā)展趨勢(shì)，相應(yīng)地在封裝型態(tài)上也將朝更高密度接腳的設(shè)計(jì)發(fā)展，進(jìn)而產(chǎn)生了許多新型態(tài)的封裝方式，這些新型態(tài)的封裝方式包括：(1)球狀柵格陣列(Ball?grid?array，BGA)，其借助錫球和電路板連接，以錫球取代傳統(tǒng)的接腳，并將錫球以陳列的模式排列；(2)將晶面朝下并通過(guò)錫鉛凸塊與基板結(jié)合的倒晶式封裝(Flip?Chip)；(3)四方扁平封裝(Quad?Flat?Package，QFP)等。除前述以外，目前現(xiàn)有技術(shù)中最具優(yōu)勢(shì)的封裝技術(shù)為重新分布層(Re-Distribution?Layer；RDL)，透過(guò)此技術(shù)可以將傳統(tǒng)封裝技術(shù)里必須通過(guò)芯片中心的壓焊點(diǎn)，重新分配到芯片的周邊、兩側(cè)或是任何一側(cè)，并通過(guò)這種設(shè)計(jì)使得多片芯片可以呈垂直堆疊、交錯(cuò)堆疊或是以并排的方式堆疊。

現(xiàn)有的重新分布層在設(shè)計(jì)與制作時(shí)，是透過(guò)細(xì)長(zhǎng)的單層線路來(lái)將電源信號(hào)及接地信號(hào)加以重新拉線分布。但是細(xì)長(zhǎng)的單層線路在高速高頻的信號(hào)傳輸下，并無(wú)法確保特性阻抗的穩(wěn)定控制，嚴(yán)重時(shí)甚至造成電源噪聲以及信號(hào)的反彈，此為其首要缺點(diǎn)。

再者，隨著單個(gè)集成電路(IC)芯片中組件數(shù)的增加及密度的提高，相對(duì)地增加了電力消耗，況且重新分布層雖可透過(guò)細(xì)長(zhǎng)的線路來(lái)將壓焊點(diǎn)重新分配到芯片的周邊、兩側(cè)或是任何一側(cè)，但卻也使得散熱不易，導(dǎo)致IC芯片的溫度上升，進(jìn)而對(duì)其特性、性能有所影響，造成芯片良率的降低，此為其又一缺點(diǎn)。

因此，現(xiàn)有的重新分布層利用細(xì)長(zhǎng)的走線設(shè)計(jì)進(jìn)而重新分布信號(hào)輸入及輸出端的壓焊點(diǎn)的位置，會(huì)產(chǎn)生寄生阻值過(guò)高，并造成電壓供給不足，以及特性阻抗無(wú)法控制的缺點(diǎn)。再者，細(xì)長(zhǎng)的線路設(shè)計(jì)也會(huì)增加熱阻，降低芯片的良率。

發(fā)明內(nèi)容

本發(fā)明的主要目的是提供一種半導(dǎo)體封裝結(jié)構(gòu)，其可在高速高頻的IC芯片設(shè)計(jì)中透過(guò)重新分布層的封裝設(shè)計(jì)使其可以對(duì)特性阻抗加以控制。

本發(fā)明的另一目的是提供一種半導(dǎo)體封裝結(jié)構(gòu)，其可降低重新分布層封裝設(shè)計(jì)中的寄生阻抗及電感值。

本發(fā)明的再一目的是提供一種半導(dǎo)體封裝結(jié)構(gòu)，其可降低重新分布層封裝中所產(chǎn)生的熱阻值，提供較佳的散熱途徑，進(jìn)而提高封裝體內(nèi)組件的可信賴度。

本發(fā)明的又一目的是提供一種制造具有前述特性的半導(dǎo)體封裝結(jié)構(gòu)的方法。

為達(dá)成上述目的或是其它目的，本發(fā)明采用如下技術(shù)方案：一種半導(dǎo)體封裝結(jié)構(gòu)包含有：一半導(dǎo)體基材、一第一保護(hù)層、一第一金屬層、一第二保護(hù)層、一第二金屬層及一第三金屬層，其中所述半導(dǎo)體基材具有一表面，所述表面上具有至少一第一接墊及至少一第二接墊；所述第一保護(hù)層覆蓋在所述半導(dǎo)體的表面上，且外露出所述第一接墊及所述第二接墊；所述第一金屬層形成于所述第一保護(hù)層上，且與所述第二接墊電性連接；所述第二保護(hù)層形成于所述第一金屬層上，并暴露出所述第一接墊及部分第一金屬層；所述第二金屬層形成于所述第二保護(hù)層上并電性連接所述第一接墊；以及所述第三金屬層所述形成于所述第二保護(hù)層上，并與所述第一金屬層電性連接。

為達(dá)成上述目的或是其它目的，本發(fā)明還采用如下技術(shù)方案：一種半導(dǎo)體封裝結(jié)構(gòu)的制造方法，包含如下步驟：

提供一半導(dǎo)體基材，所述半導(dǎo)體基材具有一表面，在所述表面上設(shè)有一第一接墊及一第二接墊；

在所述半導(dǎo)體基材的表面上形成一第一保護(hù)層，所述第一保護(hù)層覆蓋所述半導(dǎo)體基材的表面，并且外露所述第一接墊及所述第二接墊；

在所述第一保護(hù)層上形成一第一金屬層，所述第一金屬層與所述第二接墊電性連接；

在所述第一金屬層上形成一第二保護(hù)層，所述第二保護(hù)層暴露所述第一接墊及部分第一金屬層；

在所述第二保護(hù)層上形成一第四金屬層；以及

圖案化所述第四金屬層，以形成一第二金屬層及一第三金屬層，其中所述第二金屬層與所述第一接墊電性連接，所述第三金屬層與所述第一金屬層電性連接。

相較于現(xiàn)有技術(shù)，本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)通過(guò)設(shè)置第一保護(hù)層、第一金屬層、第二保護(hù)層、第二金屬層及第三金屬層以實(shí)現(xiàn)重新分布層的封裝設(shè)計(jì)，本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)可應(yīng)用于高速高頻的IC芯片設(shè)計(jì)，以透過(guò)重新分布層而使其得以控制特性阻抗。此外，本發(fā)明所提供的半導(dǎo)體封裝結(jié)構(gòu)及其制造方法，可以降低重新分布層的封裝設(shè)計(jì)中的寄生阻抗及電感值。本發(fā)明的設(shè)計(jì)還可有助于降低重新分布層封裝設(shè)計(jì)的熱阻值，提供較佳的散熱途徑，進(jìn)而提高封裝體內(nèi)組件的可信賴度。

附圖說(shuō)明