[發(fā)明專利]半導體器件微圖案的形成方法無效
| 申請?zhí)枺?/td> | 200810085517.X | 申請日: | 2008-03-10 |
| 公開(公告)號: | CN101419906A | 公開(公告)日: | 2009-04-29 |
| 發(fā)明(設計)人: | 安相俊 | 申請(專利權)人: | 海力士半導體有限公司 |
| 主分類號: | H01L21/00 | 分類號: | H01L21/00;H01L21/02;H01L21/027;H01L21/311;H01L21/3213;G03F7/00 |
| 代理公司: | 北京集佳知識產權代理有限公司 | 代理人: | 劉繼富;顧晉偉 |
| 地址: | 韓國京畿*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 圖案 形成 方法 | ||
相關申請的交叉引用
本發(fā)明要求2007年10月26日提交的韓國專利申請10-2007-108195的優(yōu)先權,其公開內容通過引用并入本文。
技術領域
本發(fā)明涉及半導體器件,更具體涉及形成半導體器件微圖案的方法。
背景技術
隨著在半導體制造工藝中集成水平的提高,最小圖案的尺寸逐漸減小。最小圖案尺寸的減小至超過當前曝光設備的分辨能力極限的程度。為了形成具有更細微的圖案的半導體器件,使用具有短波長光源和良好分辨能力的設備。
為了實現(xiàn)器件高度集成所需的微線寬,采用X-射線或電子束。然而,X-射線或電子束在實驗水平上還存在技術和生產率問題。為了形成微圖案,目前已經(jīng)提出了雙曝光和蝕刻技術(DEET)方法。
然而,如果采用DEET方法,則由于相鄰圖案之間的套刻精度(overlayaccuracy)而導致關鍵尺寸(CD)變差。由于根據(jù)DEET方法的電路隔離而導致在光學鄰近修正(OPC)控制上存在困難。
發(fā)明內容
本發(fā)明的實施方案涉及形成半導體器件微圖案的方法,其中通過消除由于套刻而導致CD變差的問題,可形成比曝光工藝的分辨率更細微的圖案。
在本發(fā)明的一個實施方案中,一種形成半導體器件微圖案的方法可包括:在其上形成有蝕刻目標層的半導體襯底上形成具有不同曝光類型的第一光刻膠層和第二光刻膠層;在第二光刻膠層和第一光刻膠層上實施曝光工藝;通過顯影第二光刻膠層形成第二光刻膠圖案;通過實施采用第二光刻膠圖案作為蝕刻掩模的蝕刻工藝來蝕刻第一光刻膠層以形成第一光刻膠圖案;通過顯影第一光刻膠圖案形成輔助圖案;和通過采用輔助圖案來對蝕刻目標層進行蝕刻。
在蝕刻目標層和第一光刻膠層之間可形成底部抗反射涂層(BARC)。利用曝光掩模在第一光刻膠層和第二光刻膠中同時形成曝光區(qū)域。
在本發(fā)明的另一個實施方案中,一種形成半導體器件微圖案的方法可包括:在其上形成有BARC層的半導體襯底上形成第一光刻膠層和第二光刻膠層;通過實施曝光工藝,在第二光刻膠層和第一光刻膠層中分別形成以特定間隔彼此分隔的第二和第一曝光區(qū)域;通過顯影第二光刻膠層形成第二光刻膠圖案;通過實施采用第二光刻膠圖案作為蝕刻掩模的蝕刻工藝來蝕刻第一光刻膠層以形成第一光刻膠圖案;和通過顯影第一光刻膠圖案形成輔助圖案。
在半導體襯底和BARC層之間可形成蝕刻目標層。可利用曝光掩模同時在第一光刻膠層和第二光刻膠中分別形成第二和第一曝光區(qū)域。
在蝕刻目標層和BARC層之間可形成硬掩模層。
第一光刻膠層可由負性光刻膠層形成,并且第二光刻膠層可由正性光刻膠層形成。或者,第一光刻膠層可由正性光刻膠層形成,并且第二光刻膠層可由負性光刻膠層形成。
在曝光工藝過程中,可以在第一能量水平(energy?level)下在第二光刻膠層中限定第二曝光區(qū)域,可以在低于第一能量水平的第二能量水平下在第一光刻膠層中限定第一曝光區(qū)域。或者,在曝光工藝過程中,可以在第三能量水平下在第一光刻膠層中限定第一曝光區(qū)域,可以在低于第三能量水平的第四能量水平下在第二光刻膠層中限定第二曝光區(qū)域。
第一和第二曝光區(qū)域的間距可以是在最終工藝中形成的微圖案的間距的兩倍。第二曝光區(qū)域和第一曝光區(qū)域可以不在相同位置形成,而可以以特定的間隔彼此分隔。
附圖說明
為了更完整理解本公開內容,應參照下面的具體實施方案和附圖,其中:
圖1A至1G為圖示說明根據(jù)本發(fā)明的一個實施方案的半導體器件微圖案的形成方法的截面圖;和
圖2為圖示說明根據(jù)本發(fā)明的另一個實施方案的半導體器件微圖案的形成方法的截面圖。
具體實施方式
本發(fā)明不限于所公開的實施方案,而是可以以各種形式實施。提供實施方案以使本發(fā)明的公開內容完整并使得本領域技術人員能夠理解由所附權利要求書所限定的本發(fā)明的范圍。
圖1A至1G為圖示說明形成半導體器件微圖案的方法的截面圖。該方法可應用于快閃存儲器件的接觸孔圖案形成工藝或線和間隔形成工藝。
現(xiàn)在參照圖1A,在半導體襯底100上形成蝕刻目標層102。蝕刻目標層102可由絕緣材料或導電材料形成。可在蝕刻目標層102上形成硬掩模層103。
在硬掩模層103上形成BARC層104,然后實施烘焙工藝。在BARC層104上形成具有不同曝光類型的第一光刻膠層106和第二光刻膠層108。第一光刻膠層106可以是負性或正性的并且第二光刻膠層108可以是負性或正性的。在第一光刻膠層106和第二光刻膠層108形成之后,實施烘焙工藝。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司,未經(jīng)海力士半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810085517.X/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:用于外延膜層形成的集束型設備
- 下一篇:犬干擾素長效注射劑型的制備方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





