[發明專利]集成電路布局設計的檢驗方法有效
| 申請號： | 200810084523.3 | 申請日： | 2008-03-21 |
| 公開（公告）號： | CN101539954A | 公開（公告）日： | 2009-09-23 |
| 發明（設計）人： | 蘇士益 | 申請（專利權）人： | 奇景光電股份有限公司 |
| 主分類號： | G06F17/50 | 分類號： | G06F17/50 |
| 代理公司： | 北京律誠同業知識產權代理有限公司 | 代理人： | 梁 揮;祁建國 |
| 地址： | 臺灣省*** | 國省代碼： | 中國臺灣;71 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 集成電路 布局 設計 檢驗 方法 | ||
1.一種集成電路布局設計的檢驗方法，其特征在于，包括：
選擇一電路設計布局進行檢查，其中該電路設計布局中包括不同層間導線，該不同層間導線包括位于一第一金屬層的導線和位于一第二金屬層的導線，該第一金屬層的導線和該第二金屬層的導線通過接觸孔電性連接；及
根據一判斷規則，判斷該電路設計布局中，位于不同層間導線重疊處的接觸孔排列是否太狹長，或接觸孔數量是否不夠，其中該判斷規則包括：
以一軟件，計算出第一金屬層的導線和第二金屬層的導線的重疊區域的面積；
以該軟件，計算出該重疊區域中接觸孔的總面積；
計算該重疊區域中接觸孔的總面積除以該重疊區域的面積是否小于一警示值。
2.根據權利要求1所述的集成電路布局設計的檢驗方法，其特征在于，該第一金屬層的導線的寬度大于該第二金屬層的導線的寬度。
3.根據權利要求1所述的集成電路布局設計的檢驗方法，其特征在于，該警示值為1/4。
4.根據權利要求1所述的集成電路布局設計的檢驗方法，其特征在于，還包括若該電路設計布局中，位于不同層間導線重疊處的接觸孔排列太狹長，或接觸孔數量不夠，發出一警示信號，把警示的區域標示出來。
5.根據權利要求1所述的集成電路布局設計的檢驗方法，其特征在于，該第一金屬層的導線和該第二金屬層的導線為電源線。
6.一種集成電路布局設計的檢驗方法，其特征在于，包括：
選擇一電路設計布局進行檢查，其中該電路設計布局包括位于一第一金屬層的導線和位于一第二金屬層的導線，該第一金屬層的導線和該第二金屬層的導線至少在一重疊區域彼此重疊，且該第一金屬層的導線和該第二金屬層的導線通過多個接觸孔電性連接；
判斷該重疊區域中接觸孔的總面積和該重疊區域的面積的比例是否小于一警示值。
7.根據權利要求6所述的集成電路布局設計的檢驗方法，其特征在于，該警示值為1/4。
8.根據權利要求6所述的集成電路布局設計的檢驗方法，其特征在于，還包括若該重疊區域中接觸孔的總面積和該重疊區域面積的比例小于該警示值，發出一警示信號，把警示的區域標示出來。
9.根據權利要求6所述的集成電路布局設計的檢驗方法，其特征在于，該第一金屬層的導線和該第二金屬層的導線為電源線。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于奇景光電股份有限公司，未經奇景光電股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200810084523.3/1.html，轉載請聲明來源鉆瓜專利網。
