[發明專利]場效應晶體管及其制造方法

有效

• 申請號: 200810083456.3
• 申請日: 2008-03-05
• 公開（公告）號: CN101262011A
• 公開（公告）日: 2008-09-10
• 發明（設計）人: B·B·多麗斯;劉小虎
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L27/092;H01L21/336;H01L21/8238
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 秦晨

技術領域

[0001]本發明涉及電子器件。尤其是，其涉及因其溝道區域處于拉伸或壓縮應力下具有增強性能的FET器件。

背景技術

[0002]當今的集成電路包括數量巨大的器件。更小的器件以及縮小規則是增強性能以及降低成本的關鍵。隨著FET(場效應晶體管)器件尺寸的縮小，技術變得更加復雜，需要改變器件結構以及新的制造方法以保持從一代器件到下一代的期望的性能上的增強。微電子的主流材料為硅(Si)，或者更廣泛而言，Si基材料。用于微電子的重要的一種這樣的Si基材料是硅-鍺(SiGe)合金。

[0003]在保持深亞微米代器件的性能改進上有著極大的困難。因此，在不降低尺寸的情況下改進性能的方法已經引起人們的興趣。改進性能的一個總的方法是增加FETs中載流子(電子和/或空穴)的遷移率。達到更好的載流子遷移率的有潛力的方法是對發生電流傳導的半導體進行變質處理。已經知道并且最近進一步研究表明拉伸或壓縮應力半導體具有觸發載流子的特性。尤其是，已經在拉伸應力下的硅(Si)溝道NFET內獲得電子遷移率的提高，這一點在J.O.Chu的標題為“通過UHV-CVD制作的應變Si基層及其內部的器件”的美國專利6,649,492?B2中進行了描述，在此引入，作為參考。已經在專利以及技術文獻，例如，在J.O.Chu的標題為“用于微電子的雙應變狀態SiGe層”的美國專利6,963,078中和在V.Chan等人于2003年發表在IEDMTech。Dig，第77-80頁上的“集成到含有應變工程的90nm體技術的高速45nm柵極長度CMOSFETs”，以及Yang，H.S等人于2004年發表在IEDM?Tech.Dig.第1075-1078頁上的“用于高性能亞-45nm柵極長度SOI?CMOS制造的雙應力模襯”，在此引入所有上述三個文獻，作為參考。

[0004]最理想地，人們愿意擁有這樣的集成電路：電子傳導類型器件的溝道，諸如NFET受到拉伸應力，而空穴傳導類型器件的溝道，諸如PFET，受到壓縮應力。然而，利用應力增強性能的整體法，諸如使用SiGe合金，存在著有缺陷材料的問題。因此，最近已經引入了所謂的局部誘發應力方法。在上述方法中，通過對于器件結構來說是局部性的方法將具有適當符號的應力引入到溝道中，例如，通過使用柵極將應力引入溝道，如Belyansky等人的標題為“通過柵極電極應力修改提高溝道遷移率的結構和方法”的美國專利6,977,194中所描述的，在此引入，作為參考。在其他的局部方法中，利用了應力保形沉積的電介質層。令人遺憾的是，到今天為止，所使用的用于獲取上述應力溝道的所有技術不是令人十分滿意，這是由于其復雜性，或由于其相對的無效性。

發明內容

[0005]鑒于所討論的困難，本發明的實施例披露了溝道區域處于應力拉伸狀態的NFET器件和溝道區域處于應力壓縮狀態的PFET器件。披露了場效應晶體管(FET)，其包括柵極、源和漏，其中柵極覆蓋溝道。溝道含于單晶硅材料中。應力層以相對于柵極非保形的方式覆蓋FET，在柵極的側面上的至少一部分之上具有小于源和漏之上的應力層的厚度的大約50％的側面厚度。來自應力層的應力被引入到FET的溝道內。應力層內的應力具有與溝道內的應力相同的符號。通常，應用到NFET器件上的應力層處于拉伸應力下，應用到PFET器件上的應力層處于壓縮應力下。應用到NFET和PFET器件上的電介質層可以由相同的材料形成。

[0006]本發明進一步披露了用于產生具有應力溝道的FET。本發明包括FET的柵極的制造、該柵極覆蓋含于單晶硅材料內的溝道。本方法進一步包括以在柵極的側面的至少一部分之上應力層具有小于位于源和漏之上的應力層的厚度的大約50％的側面厚度的方式，利用應力層覆蓋FET。此外，覆蓋方式使得應力層將應力引入到FET的溝道內。

附圖說明

[0007]從附帶的詳細描述和附圖，本發明的上述和其他特征將變得顯而易見，其中：

圖1A和1B顯示了本發明的代表性的實施例的細節的示意；

圖2顯示了本發明的代表性的實施例的示意頂視圖；

圖3顯示了本發明的典型實施例的橫切面示意圖；

圖4顯示了處理步驟(包括非保形沉積)的橫切面示意圖；

圖5A顯示了處理步驟(包括保形沉積)的橫切面示意圖；

圖5B顯示了處理步驟(包括覆蓋和平面化)的橫切面示意圖；

圖5C顯示了處理步驟(包括保形層的刻蝕)的橫切面示意圖；