[發(fā)明專利]一種無(wú)線鏈路環(huán)回測(cè)試的方法及其裝置

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200810065952.6
• 申請(qǐng)日: 2008-01-17
• 公開(kāi)（公告）號(hào): CN101227693A
• 公開(kāi)（公告）日: 2008-07-23
• 發(fā)明（設(shè)計(jì)）人: 瞿兆斌
• 申請(qǐng)（專利權(quán)）人: 中興通訊股份有限公司
• 主分類號(hào): H04Q7/34
• 分類號(hào): H04Q7/34;H04B17/00
• 代理公司: 深圳市君勝知識(shí)產(chǎn)權(quán)代理事務(wù)所
• 代理人: 王永文

技術(shù)領(lǐng)域

本發(fā)明涉及一種移動(dòng)通信技術(shù)中的測(cè)試方法和裝置，更具體的說(shuō)，是一種用環(huán)回測(cè)試方法來(lái)測(cè)試接收通道功能和性能的方法及其裝置。

背景技術(shù)

隨著無(wú)線技術(shù)的高速發(fā)展，無(wú)線通訊產(chǎn)品逐漸成為人們?nèi)粘９ぷ骱蜕钪斜夭豢缮俚墓ぞ撸瑸榱丝焖偻瞥霎a(chǎn)品，必須快速測(cè)試與調(diào)試無(wú)線產(chǎn)品。

目前無(wú)線產(chǎn)品接收鏈路有兩種方法：一種是BS(Base?Station，基站)與終端設(shè)備聯(lián)合測(cè)試，通過(guò)終端設(shè)備來(lái)測(cè)試產(chǎn)品的性能，如圖1所示，終端發(fā)射接收信號(hào)到待測(cè)設(shè)備的接收端口，接收信號(hào)經(jīng)過(guò)射頻接收通道，ADC(模數(shù)轉(zhuǎn)換器)，F(xiàn)PGA(現(xiàn)場(chǎng)可編程邏輯芯片)，Baseband(基帶)，在基帶中統(tǒng)計(jì)性能；該裝置和方法的缺點(diǎn)是必須等終端設(shè)備和基帶都完成后才能開(kāi)始測(cè)試，不能定量分析接收鏈路性能，在并行開(kāi)發(fā)中不能保證開(kāi)發(fā)進(jìn)度，不能定量的分析鏈路性能。

另一種方法見(jiàn)圖2所示，是信號(hào)源發(fā)射接收信號(hào)到待測(cè)設(shè)備的接收端口，接收信號(hào)經(jīng)過(guò)射頻接收通道，ADC，F(xiàn)PGA，Baseband設(shè)備，在基帶中統(tǒng)計(jì)靈敏度。該裝置和方法的缺點(diǎn)是必須等基帶調(diào)試完成后才能測(cè)試靈敏度等性能，不能快速定位鏈路的問(wèn)題。

因此，現(xiàn)有技術(shù)存在缺陷，而有待于改進(jìn)和發(fā)展。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種無(wú)線鏈路環(huán)回測(cè)試的方法及其裝置，可快速測(cè)試無(wú)線設(shè)備，快速判斷射頻、中頻、ADC等通道性能。

本發(fā)明采用以下技術(shù)方案：

一種無(wú)線鏈路環(huán)回測(cè)試的方法，其包括如下步驟：

A、信號(hào)源輸出的信號(hào)輸入到待測(cè)設(shè)備的接收通道，進(jìn)行下變頻處理，通過(guò)一模數(shù)轉(zhuǎn)換器采樣，以及環(huán)回處理單元用于抽取、濾波，并將數(shù)據(jù)環(huán)回到發(fā)射通道；

B、對(duì)從所述環(huán)回處理單元環(huán)回的數(shù)據(jù)進(jìn)行內(nèi)插、濾波，發(fā)送到數(shù)模轉(zhuǎn)換器，上變頻到射頻信號(hào)，通過(guò)所述發(fā)射通道送到矢量信號(hào)分析儀進(jìn)行解調(diào)后分析。

所述的方法，其中，所述環(huán)回處理單元為現(xiàn)場(chǎng)可編程邏輯芯片。

所述的方法，其中，所述環(huán)回處理單元為DSP模塊。

所述的方法，其中，所述矢量信號(hào)分析儀用于分析被測(cè)信號(hào)的射頻性能，所述射頻性能包括鏈路增益、EVM、平坦度。

所述的方法，其中，所述信號(hào)源輸入靈敏度信號(hào)時(shí)，所述矢量信號(hào)分析儀用于分析得到待測(cè)設(shè)備的靈敏度。

所述的方法，其中，所述信號(hào)源發(fā)射802.16E調(diào)制信號(hào)時(shí)，所述模數(shù)轉(zhuǎn)換器對(duì)中頻信號(hào)進(jìn)行采樣，其中中頻頻率f_IF與采樣頻率f_S的關(guān)系為fIF=(2n+1)4fS,]]>n為計(jì)數(shù)自然數(shù)。

一種無(wú)線鏈路環(huán)回測(cè)試的裝置，其中，包括依次連接的接收通道、模數(shù)轉(zhuǎn)換器、環(huán)回處理單元、數(shù)模轉(zhuǎn)換器、發(fā)射通道；所述接收通道用于連接一外部的信號(hào)源；所述發(fā)射通道連接一外部的矢量信號(hào)分析儀；以及一CPU，與所述環(huán)回處理單元相連接；所述環(huán)回處理單元用于對(duì)所述接收通道的射頻信號(hào)進(jìn)行抽取、濾波，并將數(shù)據(jù)環(huán)回到發(fā)射通道；所述CPU用于對(duì)接收通道和發(fā)射通道以及模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器的配數(shù)；所述發(fā)射通道發(fā)射信號(hào)給所述矢量信號(hào)分析儀以得到射頻通道的性能。

所述的裝置，其中，所述模數(shù)轉(zhuǎn)換器用于對(duì)所述接收通道的射頻信號(hào)進(jìn)行下變頻處理；所述數(shù)模轉(zhuǎn)換器用于對(duì)所述環(huán)回處理單元輸出的環(huán)回信號(hào)上變頻到射頻信號(hào)。

所述的裝置，其中，所述環(huán)回處理單元為現(xiàn)場(chǎng)可編程邏輯芯片。

所述的裝置，其中，所述環(huán)回處理單元為DSP模塊。

與現(xiàn)有技術(shù)相比，本發(fā)明所提供的一種無(wú)線鏈路環(huán)回測(cè)試的方法及其裝置，由于采用從FPGA/DSP模塊處環(huán)回的方式，用儀器直接測(cè)試鏈路性能，避免了通過(guò)復(fù)雜的基帶處理來(lái)實(shí)現(xiàn)鏈路的檢測(cè)，提高了測(cè)試效率，大大縮短了開(kāi)發(fā)周期，降低了系統(tǒng)開(kāi)發(fā)的難度，并提高了系統(tǒng)的可靠性。

附圖說(shuō)明

圖1是現(xiàn)有技術(shù)直接采用實(shí)際的通信系統(tǒng)測(cè)試鏈路性能的結(jié)構(gòu)示意圖；

圖2是現(xiàn)有技術(shù)采用基帶處理來(lái)計(jì)算鏈路性能的結(jié)構(gòu)示意圖；

圖3是本發(fā)明采用的從FPGA環(huán)回來(lái)測(cè)試鏈路的示意圖。