[發明專利]數字天地波信號合成器無效
| 申請號: | 200810063973.4 | 申請日: | 2008-02-01 |
| 公開(公告)號: | CN101226234A | 公開(公告)日: | 2008-07-23 |
| 發明(設計)人: | 徐定杰;黃平;郝燕玲;薛冰;沈鋒;韋金辰;王偉 | 申請(專利權)人: | 哈爾濱工程大學 |
| 主分類號: | G01S5/02 | 分類號: | G01S5/02;G01S1/04;G01S1/00 |
| 代理公司: | 哈爾濱市松花江專利商標事務所 | 代理人: | 張果瑞 |
| 地址: | 150001黑龍江*** | 國省代碼: | 黑龍江;23 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 數字 天地 信號 合成器 | ||
技術領域
本發明涉及一種無線電導航系統的天地波信號合成裝置。
背景技術
無線電導航系統工作在中短波范圍,接收區域在夜間會由于電離層的反射產生天波,信號可以通過電離層反射到用戶接收機,且天波信號的強度遠強于地波信號,因此造成了對系統的干擾。由于天波信號傳播路徑長于地波信號,因此天波信號較地波信號延時到達接收機,據統計,在系統工作區域一個臺的天波信號相對于這個臺的地波信號延遲約60~200μs,天波信號比地波信號強約10-30dB。因此接收機在夜間工作時不但能接收到三個發射臺的地波信號,還能接收到三個臺的天波信號。單憑試驗驗證接收機天地波分離指標,需求試驗人員和試驗設備多,花銷大,給一些基礎的研究和理論驗證帶來了諸多的不便。
短波天地波信號合成器的出現,解決了以上諸多問題。同時還帶來其它便利,例如可以比較理論的結果和實際結果的差別,找出引起差別的原因,為科學研究提供了寶貴的資料。短波信號合成器的實現可以分為:模擬元件實現和數字化實現。用模擬元件實現主要包括鎖相環路、放大器、LC移相器以及功率合成器,且由于每一路信號的信號幅度和相位都不同,因此需要單獨生成各路信號,最終通過功率合成器實現信號合成。一般功率合成器的輸入端要求信號的幅度、相位基本一致,但由于天波與地波的幅度、相位有較大差別,因此就需選擇能夠承受較大損耗的功率合成器,以消耗天波與地波在功率合成器內部形成回路的能量。
發明內容
本發明為解決模擬元件實現信號合成器存在的在傳輸過程中和疊加的噪聲較難分離、噪聲會隨著信號被傳輸、放大、嚴重影響信號合成效果的問題,提供一種數字天地波信號合成器。本發明由FPGA芯片1、D/A轉換模塊9、單片機10、原子鐘11和天線12組成,FPGA芯片1根據原子鐘11提供的基準正弦波信號將內部信號合成后由D/A轉換模塊9將數字信號轉換成模擬信號后通過天線12發送,單片機10控制D/A轉換模塊9的信號轉換動作和FPGA芯片1的多路信號的開/關;
所述FPGA芯片1由三個天波發生模塊2、三個地波發生模塊3、信號合成模塊8和延時模塊13組成,三個天波發生模塊2和三個地波發生模塊3都將信號發送到延時模塊13,延時模塊13使天波發生模塊2產生的信號以地波發生模塊3產生的信號的相位為基準產生延遲,然后將每路信號都傳輸到信號合成模塊8,信號合成模塊8將各路信號合成后發送到D/A轉換模塊9,每個天波發生模塊2和地波發生模塊3都由以下單元組成:
頻率合成模塊4,按原子鐘11提供的基準正弦波信號合成兩路信號,一路為載波時鐘頻率,傳輸到載波發生模塊5和調制模塊7,另一路為偽碼時鐘頻率,傳輸到偽碼發生模塊6;
載波發生模塊5,接收來自頻率合成模塊4的載波時鐘頻率,按時鐘頻率控制正弦查找表提取出對應載波信號的幅值后,產生載波信號并將該信號傳輸到調制模塊7;
偽碼發生模塊6,接收來自頻率合成模塊4的偽碼時鐘頻率,按偽碼時鐘頻率產生偽碼序列,并將該偽碼序列傳輸出至調制模塊7;
調制模塊7,根據來自頻率合成模塊4的載波時鐘頻率,對來自載波發生模塊5的載波信號和偽碼發生模塊6的偽碼序列進行模二加處理,生成最終已調制信號,并將該信號傳輸至信號合成模塊8進行信號合成。
有益效果:本發明采用數字化實現信號合成器,由FPGA芯片作為合成器的信號產生部分,通過編程實現頻率合成模塊、載波發生模塊、偽碼發生模塊和調制模塊的功能,與模擬實現的信號合成器相比具有傳輸過程的信號容易分離,抵抗外界干擾噪聲能力較強,體積較小,參數修改簡便的特點。
附圖說明
圖1是本發明的整體結構示意圖;圖2是FPGA芯片1的結構示意圖。
具體實施方式
具體實施方式一:參見圖1、圖2,本實施方式由FPGA芯片1、D/A轉換模塊9、單片機10、原子鐘11和天線12組成,FPGA芯片1根據原子鐘11提供的基準正弦波信號將內部信號合成后由D/A轉換器9將數字信號轉換成模擬信號后通過天線12發送,單片機10控制D/A轉換器9的信號轉換動作和FPGA芯片1的多路信號的開/關,FPGA芯片1可采用Stratix芯片,原子鐘11可采用銫原子鐘,D/A轉換器9可采用DAC904E芯片;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于哈爾濱工程大學,未經哈爾濱工程大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810063973.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體設備的面板清洗裝置
- 下一篇:三相電子式電能表電能計量裝置





