[發明專利]一種用于EEPROM的靈敏放大器及由其構成的讀電路無效
| 申請號: | 200810046620.3 | 申請日: | 2008-01-04 |
| 公開(公告)號: | CN101221814A | 公開(公告)日: | 2008-07-16 |
| 發明(設計)人: | 鄒雪城;劉政林;劉冬生;余瓊;譚波;惠雪梅;李玲;劉旭 | 申請(專利權)人: | 華中科技大學 |
| 主分類號: | G11C16/26 | 分類號: | G11C16/26 |
| 代理公司: | 華中科技大學專利中心 | 代理人: | 曹葆青 |
| 地址: | 430074湖北*** | 國省代碼: | 湖北;42 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 用于 eeprom 靈敏 放大器 構成 電路 | ||
技術領域
本發明屬于非易失存儲器技術領域,具體涉及一種用于EEPROM的靈敏放大器及由其構成的讀電路,尤其適合于在嵌入式EEPROM中應用。
背景技術
EEPROM存儲器由于既具有RAM可以隨時改寫存儲內容的特點,又具有ROM在斷電情況下長期保持存儲內容的特點,因此得到廣泛應用。特別是在目前SoC(System?on?Chip)廣泛應用的情況下,EEPROM作為嵌入式存儲器存儲配置信息,來實現系統的在線可配置特性,具有廣泛的應用。
整個EEPROM由存儲陣列(memory?array)和外圍電路兩部分構成,外圍電路由列解碼器(column?decoder)、行解碼(row?decoder)、靈敏放大器(senseamplifier)、高壓產生(high?voltage?generator)和邏輯控制(control?logic)、數據鎖存(data?latch)等電路組成。
在EEPROM進行讀操作時,芯片的主要功耗來源于靈敏放大器,并且正比于EEPROM的位寬,即靈敏放大器的個數。因此在低功耗的應用中,需要盡可能的降低靈敏放大器的功耗,從而達到降低整個EEPROM讀功耗的目的。
隨著目前SoC芯片工作頻率的提高,也需要具有高讀出速度的嵌入式EEPROM與其相適應,否則EEPROM將可能成為整個SoC性能的瓶頸。
發明內容
本發明的目的在于提供一種用于EEPROM的靈敏放大器,該靈敏放大器電路結構簡單,不需要偏置電路,占用面積小,讀取速度快,動態功耗低,靜態功耗幾乎為0;工作電壓范圍大;本發明還提供了由其構成的讀電路,具有抗器件特性退化,性能穩定的特點。
本發明提供的用于EEPROM的靈敏放大器,其特征在于:它包括充電控制電路、檢測電路和保持整形輸出電路;
充電控制電路用于控制對位線電容的充電和瀉放,它由相同的二個充電控制子電路構成,二個充電控制子電路受控于充電控制端,并分別對兩根位線進行充放電;
檢測電路用于檢測上述兩根位線充電時間的差異,為一個同或門,兩根位線的電壓作為同或門的輸入;其輸出連接到保持整形輸出電路中PMOS管P9的柵極;
保持整形輸出電路包括PMOS管P9、P10,NMOS管N9、N10和電容C1;PMOS管P9的柵極接檢測電路的輸出端,NMOS管N9的柵極接充電控制端,其公共漏極接電容C1的上極板;電容C1由NMOS管接成電容形式構成,上極板為NMOS管的柵極,與PMOS管P9和NMOS管N9的公共漏極和下級反相器的輸入連接,下極板與地連接;PMOS管P10和NMOS管N10組成反相器結構,其公共柵極作為輸入端接電容C1的上極板,其公共漏極作為靈敏放大器的輸出端。
由上述的靈敏放大器構成的讀電路,其特征在于:它包括K個靈敏放大器和第一、第二存儲模塊,其中1≤K≤64,各靈敏放大器的兩根位線分別接到第一、第二存儲模塊的對應位線上,第一、第二存儲模塊的控制柵電壓輸入端、其公共源端以及各選擇端分別對應連接在一起,其中公共源端通過受控于充電控制端的NMOS管N11與地連接,第一、第二存儲塊的字線各自獨立控制。
本發明靈敏放大器使用同或門進行電壓檢測的方式來判斷存儲管所存儲的信息,與傳統靈敏放大器相比不需要偏置電路,可以采用靈活的充電控制電路和同或門構成核心電路,充電控制電路完成對位線的預充電過程,由同或門作為檢測電路,結構十分簡單。充電控制電路在空閑狀態時對大電容節點進行放電,保證每次讀出的初始條件一致的同時避免了懸空節點可能存在的干擾電荷,保證了讀出信號的穩定性;由于電壓檢測電路采用CMOS門電路的形式進行,因此具備了CMOS門電路靜態功耗極低的優點;該靈敏放大器的檢測電路在充電電路的位線開始預充電時就進行檢測,并且只需要等到位線上的電壓上升到同或門的轉折電平后,就可以把檢測結果輸出到下一級電路,即充電電路和檢測電路幾乎是同時工作的,所以實現了快速讀出的目標。綜上所述,這種新型結構的靈敏放大器利用存儲單元存儲信息為1和為0時位線所驅動總電容大小的不同的原理,再通過左右兩條位線對左右兩個存儲模塊充電時間的差異,以及這種差異所導致靈敏放大器中一個特置晶體管電容上電荷量積累的多少,來決定靈敏放大器輸出高電平或者低電平,從而實現了存儲數據的順利快速讀出。
由上述的靈敏放大器構成的讀電路具有抗器件特性退化,性能穩定的特點。
附圖說明
圖1為本發明靈敏放大器的結構示意圖。
圖2為本發明靈敏放大器的一個實例。
圖3為半邊存儲單元組織的結構示意圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于華中科技大學,未經華中科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810046620.3/2.html,轉載請聲明來源鉆瓜專利網。





