[發(fā)明專利]一種用于EEPROM的靈敏放大器及由其構(gòu)成的讀電路無效
| 申請?zhí)枺?/td> | 200810046620.3 | 申請日: | 2008-01-04 |
| 公開(公告)號: | CN101221814A | 公開(公告)日: | 2008-07-16 |
| 發(fā)明(設(shè)計(jì))人: | 鄒雪城;劉政林;劉冬生;余瓊;譚波;惠雪梅;李玲;劉旭 | 申請(專利權(quán))人: | 華中科技大學(xué) |
| 主分類號: | G11C16/26 | 分類號: | G11C16/26 |
| 代理公司: | 華中科技大學(xué)專利中心 | 代理人: | 曹葆青 |
| 地址: | 430074湖北*** | 國省代碼: | 湖北;42 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 用于 eeprom 靈敏 放大器 構(gòu)成 電路 | ||
1.一種用于EEPROM的靈敏放大器,其特征在于:它包括充電控制電路(1)、檢測電路(2)和保持整形輸出電路(3);
充電控制電路(1)用于控制對位線電容的充電和瀉放,它由相同的二個(gè)充電控制子電路(11、12)構(gòu)成,二個(gè)充電控制子電路(11、12)受控于充電控制端(EN),并分別對兩根位線(BLL、BLR)進(jìn)行充放電;
檢測電路(2)用于檢測上述兩根位線(BLL、BLR)充電時(shí)間的差異,為一個(gè)同或門,兩根位線(BLL、BLR)的電壓作為同或門的輸入;其輸出連接到保持整形輸出電路(3)中PMOS管P9的柵極;
保持整形輸出電路(3)包括PMOS管P9、P10,NMOS管N9、N10和電容C1;PMOS管P9的柵極接檢測電路的輸出端,NMOS管N9的柵極接充電控制端(EN),其公共漏極接電容C1的上極板;電容C1由NMOS管接成電容形式構(gòu)成,上極板為NMOS管的柵極,與PMOS管P9和NMOS管N9的公共漏極和下級反相器的輸入連接,下極板與地連接;PMOS管P10和NMOS管N10組成反相器結(jié)構(gòu),其公共柵極作為輸入端接電容C1的上極板,其公共漏極作為靈敏放大器的輸出端。
2.由權(quán)利要求1所述的靈敏放大器構(gòu)成的讀電路,其特征在于:它包括K個(gè)靈敏放大器和第一、第二存儲模塊(LB、RB),其中1≤K≤64,各靈敏放大器的兩根位線(BLL、BLR)分別接到第一、第二存儲模塊(LB、RB)的對應(yīng)位線上,第一、第二存儲模塊的控制柵電壓輸入端(CG)、其公共源端(S)以及各選擇端分別對應(yīng)連接在一起,其中公共源端(S)通過受控于充電控制端(EN)的NMOS管N11與地連接,第一、第二存儲塊的字線各自獨(dú)立控制。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于華中科技大學(xué),未經(jīng)華中科技大學(xué)許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810046620.3/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 具有時(shí)間效率的嵌入式EEPROM/處理器控制方法
- 加密EEPROM
- 一種EEPROM數(shù)據(jù)寫入的方法
- 壓縮機(jī)參數(shù)配置的方法
- 網(wǎng)卡EEPROM的保護(hù)方法、系統(tǒng)、裝置及存儲介質(zhì)
- 整車控制器EEPROM存儲接口配置系統(tǒng)、方法、裝置及存儲介質(zhì)
- EEPROM參數(shù)燒寫裝置及方法
- 一種加速讀取光模塊eeprom的方法及裝置
- EEPROM掉電保護(hù)控制方法、裝置、存儲介質(zhì)及存儲設(shè)備
- EEPROM數(shù)據(jù)處理方法、系統(tǒng)、存儲介質(zhì)及終端





